第1章 SH-3结构概述 1
1．1 SuperH系列 1
1．2 RISC结构特点 4
1．3 结构框图 6
1．4 引脚功能说明 8
第2章 CPU和指令系统 12
2．1 寄存器 12
2．1．1 寄存器分类 12
2．1．2 系统寄存器 12
2．1．3 控制寄存器 14
2．2 处理器状态和工作方式 14
2．4 寻址方式 16
2．3 数据格式 16
2．5 指令系统 18
2．5．1 指令系统分类 18
2．5．2 指令格式 20
2．5．3 数据传送指令 20
2．5．4 算术运算指令 22
2．5．5 逻辑操作指令 26
2．5．6 移位指令 27
2．5．7 分支转移指令 27
2．5．8 系统控制指令 28
第3章 SH系列交叉汇编 32
3．1 概述 32
3．2．4 字符串 33
3．2．2 常数 33
3．2．3 表达式 33
3．2 程序的元素 33
3．2．1 语句 33
3．3 基本的编程构件 34
3．3．1 段 35
3．3．2 符号 36
3．4 汇编指令 37
3．4．1 概述 37
3．4．2 CPU类型指令 37
3．4．3 段和定位指令 37
3．4．4 符号处理指令 39
3．4．5 数据和数据区保存指令 40
3．4．6 外部数据定义指令 44
3．4．7 目标模块指令 45
3．4．8 汇编清单指令 46
3．4．10 文件包含指令 48
3．4．9 其它指令 48
3．5 宏汇编指令 49
3．5．1 宏汇编定义和调用 49
3．5．2 宏汇编指令 50
第4章 异常处理 52
4．1 概述 52
4．2 异常处理功能 52
4．2．1 异常处理流程 52
4．2．2 异常处理向量 52
4．2．3 异常事件的接收 53
4．2．4 异常码和异常事件寄存器 54
4．2．5 异常请求屏蔽和异常返回 54
4．3 异常处理操作 54
4．3．1 复位 54
4．3．3 普通异常 56
4．3．2 中断 56
第5章 中断 60
5．1 概述 60
5．2 中断源 61
5．3 中断控制寄存器 63
5．4 中断操作 63
第6章 用户断点控制器 66
6．1 概述 66
6．2 寄存器的功能 67
6．2．1 断点地址寄存器BARA和BARB 67
6．2．2 ASID断点寄存器BASRA和BASRB 68
6．2．3 断点地址屏蔽寄存器BAMRA和BAMRB 68
6．2．4 总线周期断点寄存器BBRA和BBRB 69
6．2．5 数据断点寄存器BDRB和数据屏蔽寄存器BDMRB 69
6．2．6 断点控制寄存器BRCR 70
6．3 用户断点操作 71
6．3．1 用户断点操作流程 71
6．3．2 取指周期断点 71
6．3．3 数据访问周期断点 72
6．3．4 应用举例 72
第7章 时钟振荡电路和监视时钟WDT 76
7．1 概述 76
7．2 时钟脉冲发生器 76
7．3 时钟操作方式 78
7．4 CPG的频率控制寄存器FQCR 80
7．5 时钟脉冲发生器使用 81
7．5．1 频率改变 81
7．5．2 PLL备用功能 82
7．6 监视定时器WDT 83
7．5．3 时钟输出的控制 83
7．6．2 WDT的寄存器 84
7．6．1 WDT的结构 84
7．6．3 WDT的使用 86
7．6．4 WDT使用的例子 87
7．7 印刷板设计注意点 88
第8章 节电方式 90
8．1 概述 90
8．2 休眠方式的转换 91
8．3 备用方式的转换 91
8．4 模块备用方式的转换 93
第9章 定时器TMU 94
9．1 概述 94
9．2．2 定时器输出控制寄存器TOCR 96
9．2．3 定时器启动寄存器TSTR 96
9．2．1 寄存器的配置 96
9．2 寄存器 96
9．2．4 定时器控制寄存器TCR 97
9．2．5 定时器常数寄存器TCOR 99
9．2．6 定时器计数器TCNT 99
9．2．7 输入俘获寄存器TCPR2 99
9．3 定时器操作 100
9．4 定时器中断 103
9．5 定时器使用编程 104
第10章 实时时钟RTC 106
10．1 概述 106
10．2 RTC寄存器介绍 107
10．2．1 时间计数器 108
10．2．3 RTC控制寄存器RCR1 110
10．2．2 闹钟寄存器 110
10．2．4 RTC控制寄存器RCR2 111
10．3 RTC操作 113
10．4 使用注意事项 114
第11章 串行通信接口SCI 115
11．1 概述 115
11．1．1 SCI特点 115
11．1．2 SCI结构 117
11．2 寄存器 117
11．2．1 接收移位寄存器SCRSR 117
11．2．2 接收数据寄存器SCRDR 118
11．2．3 发送移位寄存器SCTSR 118
11．2．4 发送数据寄存器SCTDR 118
11．2．5 串行方式寄存器SCSMR 118
11．2．6 串行控制寄存器SCSCR 120
11．2．7 串行状态寄存器SCSSR 122
11．2．8 串行端口寄存器SCSPTR 124
11．2．9 位传输率寄存器SCBRR 125
11．3 操作 126
11．3．1 概述 126
11．3．2 异步方式下的操作 126
11．3．3 多处理器通信 134
11．3．4 同步方式下的操作 138
11．4 SCI中断源 143
11．5 注意事项 143
第12章 智能卡接口 146
12．1 概述 146
12．2 寄存器 146
12．2．2 串行状态寄存器SCSSR 148
12．2．1 智能卡方式寄存器SCSCMR 148
12．3 操作 149
12．3．1 接口功能及连线 149
12．3．2 数据格式 150
12．3．3 寄存器设置 151
12．3．4 时钟 151
12．3．5 数据发送和接收 152
12．4 注意事项 153
12．4．1 接收占空比的计算 153
12．4．2 数据重发送操作 154
第13章 I/O端口 156
13．1 概述 156
13．2 寄存器 156
13．2．2 端口数据寄存器PDTR 157
13．2．1 端口控制寄存器PCTR 157
13．2．3 串行口寄存器SCSPTR 158
第14章 存储器管理单元MMU 159
14．1 概述 159
14．1．1 MMU功能 159
14．1．2 虚拟地址空间 160
14．2 寄存器 162
14．3 TLB功能 164
14．3．1 TLB结构 164
14．3．2 TLB索引 165
14．3．3 TLB地址比较 167
14．3．4 页面管理信息 167
14．4 MMU功能 168
14．4．1 MMU硬件管理 168
14．4．4 避免同义问题 169
14．4．2 MMU软件管理 169
14．4．3 MMU指令LDLTB 169
14．5 MMU异常 171
14．5．1 TLB遗漏 171
14．5．2 TLB保护违反 172
14．5．3 TLB无效异常 173
14．5．4 初始页面的写操作 173
14．5．5 MMU异常事件的处理流程 174
14．6 存储器映射TLB 174
14．6．1 地址阵列 176
14．6．2 数据阵列 177
14．6．3 应用举例 177
15．1 概述 179
15．2 Cache结构 179
第15章 高速缓冲存储器 179
15．3 高速缓冲存储器控制寄存器CCR 180
15．4 高速缓冲存储器操作 181
15．5 存储器映射的高速缓冲存储器 184
15．5．1 地址阵列 184
15．5．2 数据阵列 184
15．6 应用举例 185
第16章 总线状态控制器BSC 187
16．1 概述 187
16．2 BSC寄存器 191
16．2．1 总线控制寄存器BCR1 191
16．2．2 总线控制寄存器BCR2 193
16．2．3 等待状态控制寄存器WCR1 194
16．2．4 等待状态控制寄存器WCR2 195
16．2．5 单个内存控制寄存器MCR 197
16．2．6 DRAM控制寄存器DCR 200
16．2．7 刷新定时控制/状态寄存器RTCSR 201
16．2．8 刷新定时计数器RTCNT 203
16．2．9 刷新时间常数寄存器RTCOR 203
16．2．10 刷新计数寄存器RFCR 203
16．3 BSC的操作 204
16．3．1 数据排列格式 204
16．3．2 存储区描述 204
16．3．3 基本接口 207
16．3．4 DRAM接口 209
16．3．5 并发ROM接口 215
16．3．6 存取周期间的延迟 217
16．4 与其它类型存储器的连接 219
16．3．7 总线仲裁 219
第17章 Starter Kit练习器 220
17．1 概述 220
17．2 系统结构 221
17．2．1 硬件组成 221
17．2．2软件功能 221
17．2．3 Starter Kit原理介绍 222
17．3 练习器的使用 224
17．3．1 硬件安装 224
17．3．2 软件安装 224
17．3．3 进入、退出系统 224
17．3．4 生成可执行文件 225
17．3．5 练习器命令 225
17．3．6 使用注意事项 230