目录 1
第一章 Z280体系结构编述 1
1.1 概述 1
1.2 MPU体系结构的特点 2
1.2.1 系统状态与用户状态 2
1.2.2 地址空间 2
1.2.3 数据类型 3
1.2.4 寻址方式 3
1.2.5 指令系统 3
1.2.6 异常条件 3
1.2.9 存贮器刷新 4
1.2.8 高速缓冲存贮器Cache 4
1.2.7 存贮器管理 4
1.2.10 片内外围设备接口电路 5
1.2.11 多处理机方式 5
1.2.12 扩展指令 5
1.3 Z280 MPU体系结构的裨益 5
1.3.1 高吞吐率 5
1.3.2 完备的系统功能 5
1.3.3 对操作系统的支持 5
1.3.4 代码密度 6
1.3.5 编译效率 6
1.4 小结 6
2.2 CPU寄存器空间 8
第二章 地址空间 8
2.1 概述 8
2.3 CPU控制寄存器空间 9
2.4 存贮器地址空间 9
2.5 I/O地址空间 10
第三章 CPU控制寄存器 12
3.1 概述 12
3.2 系统配置寄存器 12
3.2.1 总线定时与初始化寄存器 12
3.2.2 总线定时与控制寄存器 13
3.2.3 局部地址寄存器 14
3.2.4 Cache控制寄存器 15
3.3.1 主状态寄存器 16
3.3 系统状态寄存器 16
3.3.2 中断状态寄存器 17
3.3.3 中断／陷阱向量表指针 17
3.3.4 I/O页寄存器 18
3.3.5 陷阱控制寄存器 18
3.3.6 系统栈界限寄存器 18
第四章 寻址方式与数据类型 19
4.1 概述 19
4.2 寻址方式描述 19
4.2.1 寄存器寻址（R.RX） 19
4.2.2 立即寻址（IM） 19
4.2.4 直接寻址（DA） 20
4.2.3 间接寄存器寻址（IR） 20
4.2.5 变址寻址（X） 21
4.2.6 短变址寻址（SX） 21
4.2.7 相对寻址（RA） 22
4.2.8 栈指针相对寻址（SR） 23
4.2.9 基变址寻址（BX） 24
4.3 数据类型 25
第五章 指令系统 26
5.1 概述 26
5.2 处理器标志位 26
5.2.1 进位标志位（C） 26
5.2.5 零标志位（Z） 27
5.2.6 符号位（S） 27
5.2.3 奇偶／溢出标志位（P/V） 27
5.2.4 半进位标志位（H） 27
5.2.2 加／减标志位（N） 27
5.2.7 条件码 28
5.3 指令执行与异常条件 28
5.3.1 指令执行与中断 28
5.3.2 指令执行与陷阱 29
5.4 指令系统功能组 30
5.4.1 8位传送指令组 30
5.4.2 16位传送与交换指令组 30
5.4.3 块传送和块检索指令组 31
5.4.5 16位算术指令组 32
5.4.4 8位算术与逻辑指令组 32
5.4.6 位操作、循环和移位指令组 33
5.4.7 程序控制指令组 34
5.4.8 输入／输出指令组 35
5.4.9 CPU控制指令组 37
5.4.10 扩展指令组 37
5.5 指令的表示符号和二进制编码 39
5.6 指令系统 41
第六章 中断与陷阱 194
6.1 概述 194
6.2 中断 194
6.2.3 中断方式2 195
6.2.2 中断方式1 195
6.2.1 中断方式0 195
6.2.4 中断方式3 196
6.3 陷阱 197
6.3.1 扩展指令陷阱 197
6.3.2 特权指令陷阱 198
6.3.3 系统调用陷阱 198
6.3.4 非法访问陷阱 198
6.3.5 系统栈溢出告警陷阱 198
6.3.6 异常除陷阱 198
6.3.7 单步陷阱 198
6.3.8 暂仃断点陷阱 200
6.4.1 中断应答 201
6.4.2 状态保存 201
6.4 中断与陷阱处理 201
6.4.3 装入新的程序状态 202
6.4.4 运行服务程序 202
6.4.5 从服务程序返回 203
6.5 中断／陷阱向量表 203
6.6 严重错误条件 205
第七章 存贮器管理单元（MMU） 206
7.1 概述 206
7.2 MMU体系结构 206
7.3 页描述寄存器 207
7.4.1 程序内存／数据内存不分离的地址变换 208
7.4 地址变换 208
7.4.2 程序内存／数据内存分离的地址变换 209
7.5 MMU控制寄存器 209
7.6 访问页描述寄存器 210
7.6.1 描述选择口 211
7.6.2 块移动口 211
7.6.3 无效口 211
7.7 指令异常中止 212
第八章 片内存贮嚣 214
8.1 概述 214
8.2 Cache存贮器方式 214
8.3 固定地址内存单元方式 217
9.3 刷新控制器 218
9.2 时钟振荡器 218
9.1 概述 218
第九章 片内外围设备 218
9.4 计数器／定时器 219
9.4.1 计数器／定时器的操作方式 220
9.4.2 选通与触发 220
9.4.3 计数终止条件 221
9.4.4 计数器／定时器的寄存器 222
9.4.5 计数器／定时器的连接 225
9.4.6 计数器／定时器事件序列 226
9.5 DMA通道 228
9.5.1 DMA操作类型 228
9.5.3 处理过程结束 229
9.5.2 DMA传送方式 229
9.5.4 优先判断 231
9.5.5 DMA连接 231
9.5.6 DMA寄存器 232
9.5.7 DMA事件序列 235
9.5.8 DMA编程：相连DMA 236
9.5.9 DMA编程：DMA连到UART 237
9.6 UART 237
9.6.1 发送器操作 238
9.6.2 接收器操作 239
9.6.3 UART寄存器 239
9.6.4 UART操作 242
9.7 UART初始引导操作的选择 243
10.2 从属处理机 245
第十章 多处理机配置 245
10.3 紧密耦合的多处理机 246
10.3.1 局部地址寄存器 246
10.3.2 总线请求协议 247
10.3.3 全局总线的应用例子 247
10.4 松散耦合的多处理机 248
10.5 协处理器及扩展处理结构 248
10.5.1 扩展指令 250
10.5.2 扩展指令执行过程 252
第十一章 复位 254
10.1 概述 255
12.2 总线操作 257
第十二章 按Z80总线配置的Z280总线外部接口 257
12.1 概述 257
12.3 引脚描述 259
12.4 总线配置与定时 261
12.5 操作 261
12.5.1 内存操作 262
12.5.2 RETI操作 263
12.5.3 暂停与刷新操作 264
12.5.4 I/O操作 264
12.5.5 中断应答操作 267
12.6.1 中断请求 268
12.6.2 局部总线请求 268
12.5.6 DMA无暂存传送操作 268
12.6 请求 268
12.6.3 全局总线请求 269
第十三章 按Z-BUS总线配置的Z280总线外部接口 272
13.1 概述 272
13.2 总线操作 272
13.3 引脚描述 274
13.4 总线配置与定时 275
13.5 操作 276
13.5.1 内存操作 277
13.5.2 暂停与刷新操作 282
13.5.3 I/O操作 282
13.5.5 扩展处理单元的操作 284
13.5.4 中断应答操作 284
13.5.6 DMA无暂存传送操作 285
13.6 请求 286
13.6.1 中断请求 286
13.6.2 局部总线请求 286
13.6.3 全局总线请求 286
附录A Z80/Z280的兼容性 291
附录B Z280 MPU指令格式 293
附录C 接源码字母顺序排列的指令系统 295
附录D 按目标码数字顺序排列的指令系统 316
附录E 指令执行时间 337
附录F 兼容的外设系列 353
附录G 词汇表 354