目录 1
前言 1
第一章 开关代数和开关函数及其化简 1
第一节 二进制数及不同数制间的转换 1
第二节 开关代数及其基本定理 5
第三节 开关函数的表示及其化简 10
§1·3·1 基本开关函数及其门电路 10
§1·3·2 开关函数的两种标准形式 12
§1·3·3 开关函数的化简 18
第四节 集合论基础 21
§1·4·1 集合论的基本概念 21
§1·4·2 集合的运算 22
§1·4·3 集合运算的定理 23
§1·5·1 开关函数的卡诺图表示 25
第五节 卡诺图化简法 25
§1·5·2 利用卡诺图化简 28
§1·5·3 四维以上变量开关函数的卡诺图 32
§1·5·4 卡诺图的或与表达式化简 34
第六节 不完全确定的开关函数的化简 35
第七节 克威-麦克洛斯基法化简 38
§1·7·1 单个开关函数的克威-麦克洛斯基法化简 38
§1·7·2 多输出开关函数的化简 50
第八节 迭代一致法 54
习题 57
第二章 门电路 59
第一节 基本逻辑门电路 59
§2·1·1 与非门 60
§2·1·2 或非门 62
§2·1·3 异或门 63
§2·2·1 数字电路的基本性质 68
第二节 数字电路的基本性质 68
§2·2·2 数字电路的逻辑表示 69
第三节 TTL门电路 72
§2·3·1 TTL门电路的工作原理 72
§2·3·2 TTL门电路的传输特性 73
§2·3·3 TTL门电路的参数 75
§2·3·4 抗饱和TTL门电路（肖特基TTL电路） 79
第四节 ECL门电路 81
第五节 MOS门电路 83
§2·5·1 NMOS门电路 83
§2·5·2 CMOS门电路 90
第六节 线逻辑电路和三态逻辑电路 93
§2·6·1 线逻辑电路 93
§2·6·2 三态逻辑电路 94
习题 96
第一节 组合电路分析的一般方法 99
第三章 组合电路的分析与综合 99
第二节 组合电路设计的一般方法 106
§3·2·1 单输出组合电路的设计 106
§3·2·2 多输出组合电路的设计 109
第三节 用异或门构成组合电路 123
第四节 常用组合电路举例 130
§3·4·1 编码器和译码器 130
§3·4·2 算术电路 143
§3·4·3 数字比较器 147
第五节 其他形式的组合电路 150
§3·5·1 用或非门或与或非门构成组合电路 151
§3·5·2 多级门电路 154
习题 156
第四章 同步时序电路的分析与设计 160
第一节 触发器的基本类型及其状态的描写 160
§4·1·1 基本R-S触发器 160
§4·1·2 时钟型R-S触发器 162
§4·1·3 J-K触发器 164
§4·1·4 T触发器 166
§4·1·5 D触发器 166
第二节 集成触发器的基本电路形式 167
§4·2·1 主从型触发器 170
§4·2·2 边沿型触发器 171
第三节 触发器的基本参数及脉冲工作特性 175
§4·3·1 触发器的直流参数 175
§4·3·2 触发器的脉冲工作特性和交流参数 176
第四节 时序电路的数学模型 179
§4·4·1 两种基本模型 179
§4·4·2 两种模型的相互转换 184
第五节 状态的等价（相容）和化简 187
§4·5·1 完全确定状态表的等价与化简 187
§4·5·2 不完全确定状态表的化简 193
第六节 同步时序电路的分析 198
第七节 同步时序电路的综合 207
习题 224
第五章 异步时序电路的分析与综合 232
第一节 概述 232
第二节 异步时序电路的分析 235
第三节 竞争 237
第四节 冒险 248
§5·4·1 冒险产生的原因 248
§5·4·2 冒险的检测和消除 253
第五节 异步时序电路的综合 254
习题 261
第六章 数字模块与数字系统概述 263
第一节 概述 263
第二节 数字模块 264
§6·2·1 运算电路 264
§6·2·2 多路器／数据选择器 273
§6·2·3 移位寄存器 281
§6·2·4 计数器 292
第三节 数字系统的设计 301
§6·3·1 概述 301
§6·3·2 寄存器传输语言 306
§6·3·3 设计的一般步骤 311
§6·3·4 设计举例 318
第四节 数字系统设计自动化概述 326
§6·4·1 设计自动化流程 326
§6·4·2 CAD系统 334
习题 339
第七章 阵列化逻辑设计 343
第一节 ROM的基本原理 343
§7·1·1 ROM的结构 344
§7·1·2 ROM的分类和技术性能 357
第二节 随机逻辑的ROM实现 362
§7·2·1 基本原理 363
§7·2·2 ROM的编程 368
§7·2·3 组合电路设计举例 373
§7·2·4 时序系统的ROM设计 395
第三节 PLA的基本原理 403
§7·3·1 PLA的一般结构 403
§7·3·2 带译码器输入的PLA 408
§7·3·3 带异或门输出的PLA 413
第四节 PLA逻辑设计 419
§7·4·1 组合逻辑的PLA实现 419
§7·4·2 时序逻辑的PLA实现 433
第五节 门阵列概述 440
§7·5·1 基本概念 440
§7·5·2 门阵列的类型和基本结构 446
习题 457