第一章 数制与编码 1
1.1 进位计数制 1
1.1.1 十进制计数制 1
1.1.2 R进制计数制 2
1.1.3 二进制计数制 2
1.1.4 2N进位计数制 4
1.2 数制转换 4
1.2.1 多项式替代法 5
1.2.2 基数乘/除法 5
1.2.3 几点讨论 8
1.2.4 两种2N进制数之间的转换 8
1.2.5 数制转换过程小数位数的确定 9
1.3 带符号数的代码表示 10
1.3.1 原码 10
1.3.2 反码 11
1.3.3 补码 12
1.3.4 二进制整数的代数表示 12
1.3.5 十进制数年的补码的概念 13
1.4 十进制数的代码表示 14
1.4.1 8421（BCD）码 15
1.4.2 2421码 15
1.4.3 余3码 16
1.5 可靠性编码 16
1.5.1 格雷码 16
1.5.2 五中取二码 18
1.5.3 奇偶校验码 19
1.5.4 步进码 19
1.6 字符代码 20
习题 21
第二章 基本逻辑门电路 23
2.1 TTL与非门 23
2.1.1 电路组成及工作原理 23
2.1.2 电气特性 25
2.1.3 TTL 与非门的主要参数及其测试 30
2.1.4 TTL 与非门改进电路 33
2.2 其他类型TTL 电路 34
2.2.1 集电极开路与非门（OC门） 35
2.2.2 三态门（TSL门）电路 37
2.2.3 与或非门 40
2.2.4 异或门 40
2.2.5 其他双极型门电路 42
习题 43
第三章 逻辑函数及其化简 49
3.1 逻辑代数的基本定律、定理及基本规则 49
3.1.1 逻辑代数的基本定律 49
3.1.2是 基本定理 50
3.1.3 重要规则 51
3.1.4 关于异或运算的公式 52
3.2 逻辑函数及其表达式 53
3.2.1 逻辑函数的定义 53
3.2.2 常见的逻辑表达式 54
3.2.3 逻辑表达式的标准形式 54
3.2.4 不完全描述逻辑函数 57
3.3 代数化简法 57
3.3.1 与或式的化简 58
3.3.2 或与式的化简 59
3.4 图形化简法 60
3.4.1 卡诺图的构成 60
3.4.2 用卡诺图化简逻辑函数为最简与或式 60
3.4.3 不完全描述逻辑函数的化简 64
3.4.4 多输出端函数的化简 64
3.5 列表化简法（Q-M 法） 66
3.5.1 Q-M 法合并睦邻的原理 66
3.5.2 完全描述的逻辑函数化简 67
3.5.3 不完全描述的逻辑函数化简 70
3.5.4 多输出端逻辑函数的化简 72
习题 73
第四章 组合逻辑电路的分析和设计 77
4.1 组合逻辑电路分析 77
4.1.1 组合逻辑电路分析的一般步骤 77
4.1.2 组合逻辑电路分析举例 77
4.1.3 与非门电路读图方法 80
4.2 组合逻辑电路设计 83
4.2.1 组合逻辑电路设计的一般步骤 83
4.2.2 设计中要考虑的几个实际问题 84
4.2.3 设计举例 89
4.3 常见的组合逻辑电路 93
4.3.1 二进制运算电路的设计 93
4.3.2 比较器 98
4.3.3 十进制运算电路的设计 101
4.3.4 编码器 104
4.3.5 译码器 106
4.3.6 数据选择器和数据分配器 113
4.4 组合电路中的竞争与险象 120
4.4.1 基本概念 120
4.4.2 消除险象常用的方法 125
习题 127
第五章 同步时序逻辑电路的分析和设计 132
5.1 时序逻辑的概述 132
5.1.1 基本概述 132
5.1.2 时序电路功能的表示方法 133
5.1.3 时序电路的分类 134
5.1.4 时序电路的特点 134
5.2 触发器 134
5.2.1 RS触发器 135
5.2.2 维持阻塞D触发器 138
5.2.3 主从JK 触发器 139
5.2.4 T 触发器 141
5.2.5 D 锁存器 142
5.2.6 边沿触发器 142
5.2.7 不同类型时钟触发器间的转换 144
5.3 同步时序电路的分析 150
5.3.1 同步时序电路分析的一般步骤 150
5.3.2 同步时序电路分析举例 150
5.4 典型同步时序电路的设计 154
5.4.1 寄存器 155
5.4.2 计数器 166
5.5 一般同步时序电路设计 172
5.5.1 建立原始状态图和状态表 172
5.5.2 状态化简 180
5.5.3 状态分配 193
5.5.4 同步时序电路设计举例 197
习题 204
第六章 异步时序电路 210
6.1 概述 210
6.1.1 基本概念 210
6.1.2 状态流程表 211
6.1.3 分析和设计异步时序电路和几点规定 212
6.2 异步时序电路的分析 214
6.2.1 脉冲异步时序电路的分析 214
6.2.2 电平异步时序电路的分析 217
6.3 异步时序电路的设计 221
6.3.1 脉冲螶步时序电路的设计 221
6.3.2 电平异步时序电路的设计 228
6.4 异步时序电路的竞争与冒险现象 236
6.4.1 电平异步时序电路的竞争和冒险 237
6.4.2 电平异步时序电路和状态分配 237
6.4.3 异步时序电路和其它冒险及处理方法 242
6.5 异步时序电路设计举例 244
习题 251
第七章 MS1，LS1 逻辑设计 255
7.1 编码器和译码器 256
7.1.1 普通编码器 256
7.1.2 优先权编码器 257
7.1.3 变量译码器 260
7.1.4 码制变换译码器 262
7.1.5 译码器的应用 263
7.1.6 译码开关参数及测试 266
7.2 数据选择器和数据分配器 268
7.2.1 数据选择器产品 268
7.2.2 数据选择器的应用 269
7.2.3 数据选择器的开关参数 276
7.2.4 数据分配器 277
7.3 数字比较器 279
7.3.1 4位并行数字比较器 279
7.3.2 多位比较器 280
7.4 加法器/算术逻辑单元ALU 282
7.4.1 几种典型产品和结构原理 282
7.4.2 应用 289
7.5 寄存器和锁存器 291
7.5.1 寄存器 292
7.5.2 寄存器堆 295
7.5.3 锁存器 297
7.5.4 寄存器的开关参数 297
7.6 移位寄存器 299
7.6.1 结构原理 299
7.6.2 应用 300
7.7 计数器 305
7.7.1 产品 306
7.7.2 计数器应用 311
7.8 逻辑功能部件的测试 316
7.8.1 组合逻辑功能部件的测试 316
7.8.2 时序逻辑功能部件的测试 318
7.9 应用实例 321
7.9.1 累加器 321
7.9.2 监视器 321
7.9.3 时序控制器 321
7.9.4 数字电压表 324
7.9.5 显示驱动电路 324
习题 326
第八章 阵列逻辑与可编程逻辑器件 329
8.1 PLD 器件原理 329
8.1.1 PLD 器件的基本结构 329
8.1.2 可双调和只读存储器PROM 331
8.1.3 可编程逻辑阵列PLA 335
8.1.4 可编程阵列逻辑PAL 337
8.1.5 通用阵列逻辑GAL 340
8.1.6 其它可编程PLD 343
8.2 PLD 器件的应用 347
8.2.1 PROM 的扩展 347
8.2.2 PLA 的扩展 349
8.2.3 PAL和GAL的扩展 350
8.2.4 用PROM实现逻辑函数及其他应用 351
8.2.5 用PLA 实现逻辑函数 361
8.2.6 用PAL实现逻辑函数 368
习题 369
第九章 控制器及经典系统设计 370
9.1 概述 370
9.2 控制器设计 371
9.2.1 控制器 371
9.2.2 一般控制器设计 373
9.2.3 微程序控制器 381
9.3 系统总体设计 386
9.3.1 简单系统设计 386
9.3.2 复杂系统的设计工具 389
9.3.3 复杂系统设计 396
9.4 系统设计举例 404
习题 411
第十章 VLSI 系统设计导论 415
10.1 ASIC 芯片结构设计概述 416
10.1.1 芯片结构设计 416
10.1.2 硅编译和智能编译简介 417
10.1.3 关于集成电路设计方法的介绍 418
10.1.4 各设计阶段计算机辅助应用概述 418
10.2 VLSI 器件技术（MOS器件） 420
10.2.1 VLSI 和MOS 技术 420
10.2.2 MOS 管及器件技术 421
10.2.3 静态MOS 反相器和静态MOS 门电路 431
10.2.4 MOS 传输门和逻辑设计 439
10.2.5 静态、准静态、动态触发器、存储器 442
10.3 MOS 版图设计 447
10.3.1 布局设计——梗图 447
10.3.2 版图设计 449
10.4 系统设计举例 451
10.4.1 ALU 设计 455
10.4.2 简式移位寄存器 462
10.4.3 寄存器堆 464
10.4.4 输入/输出端口 466
附录A 部分MSI 集成电路产品型号 467
附录B 470
参考文献 473