第一章 概述 1
1.1 引言 1
1.2 用于信号和图象处理的阵列处理器 1
1.2.1 应用 2
1.2.2 算法 3
1.2.3 体系结构 4
1.2.4 工艺 6
1.3 VLSI体系结构设计原则 7
1.3.1 VLSI工艺 7
1.3.2 互连及I/O的约束 10
1.3.3 规则化和模块化特性 11
1.3.4 流水和并行处理 11
1.3.5 全局同步系统与异步系统的比较 11
1.3.6 可编程性 12
1.3.7 可重构性和容错性 12
1.3.8 阵列和芯片的分割 12
1.3.9 分级设计和CAD技术 13
1.4 各章概述 16
1.4.1 对VLSI阵列处理器的综合研究 16
1.4.2 第二章：信号和图象处理算法 17
1.4.3 第三章：算法到阵列结构的映射 17
1.4.4 第四章：脉动阵列处理器 18
1.4.5 第五章：波前阵列处理器 19
1.4.6 第六章：系统和软件设计 19
1.4.7 第七章：阵列处理器的实现 20
1.4.8 第八章：在信号和图象处理中的应用 21
1.5 与之关系密切的其它研究学科 21
1.5.1 VLSI和圆片集成 21
1.5.2 VLSI和光学处理 22
1.5.3 面向人工智能的VLSI超级计算 24
1.5.4 通用超级计算机和阵列处理器的互补作用 24
1.6 结束语 25
1.7 习题 26
第二章 信号和图象处理算法 28
2.1 引言 28
2.2 矩阵算法 30
2.2.1 基本的矩阵运算 30
2.2.2 求解线性方程组 31
2.2.3 迭代法 33
2.2.4 特征值和奇异值分解 36
2.2.5 最小平方问题求解 37
2.3 数字信号处理算法 39
2.3.1 离散时间系统和Z变换 39
2.3.2 卷积 40
2.3.3 相关 41
2.3.4 数字FIR滤波器和IIR滤波器 41
2.3.5 线性相位滤波器 43
2.3.6 离散傅里叶变换（DFT） 43
2.3.7 快速傅里叶变换（FFT） 45
2.3.8 离散哈达玛变换 48
2.3.9 最小均方估计 49
2.3.10 托布尼兹方程组的求解（Schur算法） 50
2.4 图象处理算法 53
2.4.1 二维卷积和相关 53
2.4.2 二维滤波 53
2.4.3 二维DFT、FFT和哈达玛变换 54
2.5 值得进一步研究的先进算法和应用 54
2.5.1 分治技术 54
2.5.2 动态规划方法 55
2.5.3 松弛技术 55
2.5.4 通过随机松弛进行模拟退火 56
2.5.5 联想检索 57
2.6 VLSI阵列算法 59
2.6.1 VLSI阵列处理器算法设计准则 60
2.6.2 局部递归算法和全局递归算法 62
2.7 结束语 67
2.8 习题 68
第三章 算法到阵列结构的映射 72
3.1 引言 72
3.2 并行算法的表达 72
3.2.1 串行算法表达的矢量化 72
3.2.2 并行算法的直接表达方式 74
3.3 规范映射方法 78
3.3.1 设计步骤1：把算法映射到DG 79
3.3.2 设计步骤2：将DG映射到SFG 86
3.3.3 设计步骤3：将SFG映射到阵列处理器 96
3.3.4 算法映射到SFG阵列的实例 98
3.4 DG到SFG的广义映射方法 109
3.4.1 DG的方向性分类 111
3.4.2 映射到没有内部I/O的阵列 114
3.4.3 多重投影 117
3.4.4 非线性调度和非线性分配 119
3.4.5 有全局通信时到SFG的线性投影 122
3.4.6 用于一般DG的使任务执行时间最少的映射 122
3.5 结束语 125
3.6 习题 126
第四章 脉动阵列处理器 132
4.1 引言 132
4.2 脉动阵列处理器 132
4.2.1 脉动阵列的定义 133
4.2.2 脉动体系结构的特性 135
4.3 将DG和SFG映射到脉动阵列 137
4.3.1 DG到脉动阵列的直接映射 138
4.3.2 割集脉动化方法 138
4.3.3 DG中的旋转调度矢量与SFG中割集重定时序之间的关系 148
4.3.4 二进位级脉动阵列 150
4.4 性能分析和设计的最优化 153
4.4.1 最优性准则及其基本公式 154
4.4.2 DG设计步骤中的最优化 157
4.4.3 SFG设计步骤中的最优化 160
4.4.4 脉动化步骤中的最优化 160
4.4.5 提高PE的使用效率 168
4.5 传递闭包和动态规划问题的脉动阵列 170
4.5.1 动态规划方法 170
4.5.2 传递闭包和最短路径问题的最优脉动设计 170
4.5.3 代数路径问题 182
4.6 人工神经网络的脉动设计 184
4.6.1 Hopfield模型和Hopfield-Tank模型 185
4.6.2 采用级联DG的脉动设计 187
4.6.3 利用ANN解决组合优化问题 190
4.6.4 全局最优点的搜索方案 192
4.7 结束语 193
4.8 习题 194
第五章 波前阵列处理器 202
5.1 引言 202
5.2 波前阵列处理器 202
5.2.1 从同步阵列到异步阵列 202
5.2.2 波前阵列的定义 204
5.2.3 与其它阵列结构的比较 204
5.3 算法到波前阵列的映射 207
5.3.1 计算波前的概念 207
5.3.2 通过DFG模型将DG映射到波前阵列 209
5.3.3 由SFG导出DFG 211
5.4 时序分析和最佳的队列分配 213
5.4.1 DFG时序分析 214
5.4.2 DFG的性能优化 221
5.4.3 最佳流水周期（α＊） 221
5.4.4 规则波前阵列的时序分析 223
5.4.5 最小队列的RDFG 225
5.5 波前阵列的编程语言 225
5.5.1 并发性与通信 225
5.5.2 波前编程技术 226
5.5.3 Occam程序语言 229
5.6 硬件设计 235
5.6.1 波前处理器阵列中PE的设计 235
5.6.2 异步通信协议 236
5.7 结束语 238
5.8 习题 240
第六章 系统与软件设计 246
6.1 引言 246
6.2 系统的组织 247
6.2.1 主机和阵列控制单元 247
6.2.2 接口单元 249
6.2.3 PE阵列 249
6.2.4 互连网络 250
6.3 算法到阵列的匹配 251
6.3.1 算法到固定阵列结构的映射 251
6.3.2 分割 255
6.4 VLSI阵列处理器的容错性 260
6.4.1 制造时、编译时和运行时的容错性 260
6.4.2 运行中容错性的体系结构方法 263
6.4.3 算法方法：加权“检验和”编码 274
6.4.4 容错中的时间冗余方法 279
6.5 阵列处理器的程序设计语言 282
6.5.1 软件与硬件设计的对比 282
6.5.2 程序语言的设计要素 284
6.5.3 高级语言的类型 285
6.5.4 中间表示 289
6.5.5 软件环境 292
6.6 阵列处理器的CAD 293
6.6.1 阵列编译器系统的特性 294
6.6.2 哈达玛变换的脉动阵列设计例子 296
6.7 结束语 300
6.8 习题 300
第七章 阵列处理器的实现 307
7.1 引言 307
7.2 处理器层次的实现 308
7.2.1 PE体系结构的考虑 308
7.2.2 商业上的可编程DSP芯片 312
7.2.3 专用VLSI芯片 321
7.3 算术运算单元的设计 324
7.3.1 常规的MAC设计 324
7.3.2 浮点算术运算 329
7.3.3 剩余数算术运算 331
7.3.4 CORDIC 334
7.4 系统层次的实现 338
7.4.1 综合系统的体系结构考虑 338
7.4.2 互连网络 339
7.5 阵列处理器系统的例子 343
7.5.1 SIMD阵列处理机 343
7.5.2 脉动阵列处理器：Warp机 346
7.5.3 波前阵列处理器系统 349
7.5.4 超立方体计算机 355
7.5.5 其它类型的阵列处理器系统 358
7.6 结束语 360
7.7 习题 362
第八章 在信号和图象处理中的应用 364
8.1 引言 364
8.2 谱估计、波束形成及卡尔曼滤波 366
8.2.1 用于谱估计的阵列处理器 367
8.2.2 用于波束形成的阵列处理器 370
8.2.3 用于最小二乘估计的卡尔曼滤波 379
8.3 语音处理 385
8.3.1 用于语音分析／综合的线性预测 386
8.3.2 用于语音编码的矢量量化 387
8.3.3 用于语音识别的动态时间折弯 391
8.4 图象处理 395
8.4.1 用于图象增强的中值／秩序滤波技术 396
8.4.2 用于图象恢复的弛豫技术 399
8.4.3 用于图象重建的插值技术 403
8.4.4 图象编码 405
8.5 图象分析 406
8.5.1 用于特征提取的边缘检测 406
8.5.2 用于直线／曲线检测的Hough变换 411
8.5.3 模板匹配与联想模式识别 413
8.5.4 景物分析中的区域级运算 416
8.6 结束语 416
8.7 习题 417
参考文献 425