第1章 可编程逻辑器件的表示法、基本结构 1
1．1 PLD的电路表示法 1
1．2 PLD器件的基本结构 3
第2章 可编程阵列逻辑器件（PAL） 5
2．1 PAL的输出和反馈结构 5
2．2 PAL器件产品简介 8
2．3 PAL器件的优、缺点 9
2．4 PAL器件的开发 10
第3章 低密度可编程逻辑器件GAL及其编程 11
3．1 GAL的基本结构 11
3．1．1 普通型GAL 11
3．1．2 新一代FPLA型GAL器件 22
3．2 GAL产品简介及其特点 22
3．2．1 GAL产品简介 22
3．2．2 GAL的性能特点 25
3．3 可编程逻辑器件的编程 26
3．3．1 GAL的编程 27
3．3．2 高级通用型开发软件ABELTM 27
3．4 GAL设计实习 48
3．4．1 可逆计数器的设计 48
3．4．2 6位通用移位寄存器设计 50
3．4．3 汽车拐弯信号灯控制系统设计 53
第4章 ISP技术与ISP器件 58
4．1 ISP技术 58
4．1．1 ISP发展的动力 58
4．1．2 ISP有利于设计 58
4．1．3 ISP有利于制造 59
4．1．4 ISP应用前景广阔 60
4．1．5 ISP利用了先进的E2CMOS工艺 61
4．1．6 ISP优越性总结 62
4．1．7 ISP的未来 64
4．2 ISP器件 64
4．2．1 六大系列 64
4．2．2 ISP器件结构 66
4．3 ISP的实现、多路编程平台与开发工具 67
4．3．1 ISP的实现 67
4．3．2 多路编程平台 69
4．3．3 开发工具 70
第5章 高密度可编程逻辑器件（HDPLDs） 73
5．1 高密度在系统可编程逻辑器件基础 74
5．1．1 Lattice的ispLSI和pLSI系列概况 74
5．1．2 ispLSI和pLSI的结构 75
5．2 ispLSI及pLSI系列简介 77
5．2．1 1000和1000E系列简介 77
5．2．2 2000/V系列简介 90
5．2．3 3000系列简介 95
5．2．4 6000系列简介 103
第6章 在系统可编程数字开关GDS及互联器件GDX 106
6．1 ispGDS系列器件介绍 106
6．2 ispGDS器件的使用 110
6．3 ispGDS器件的开发 112
6．4 ispGDS器件应用实例 116
6．5 ispGDX系列器件介绍 118
第7章 在系统编程软件应用基础 120
7．1 逻辑电路的描述 120
7．2 源文件的编写 134
7．2．1 ABEL源文件格式 134
7．2．2 pDS源文件格式 142
7．3 宏器件及其调用 152
7．3．1 pDS的宏 153
7．3．2 ISP Synario System的宏 155
第8章 ISP技术普通应用软件pDS 156
8．1 pDS软件操作 156
8．1．1 设计开始 156
8．1．2 设计输入 157
8．1．3 设计检验 161
8．1．4 设计布线 162
8．1．5 熔丝图生成 163
8．1．6 器件编程 164
8．2 未加密与加密后器件中信息的读出 166
8．2．1 未加密器件中信息的读出 166
8．2．2 加密器件并进行检验 166
8．3 组合电路的设计 167
8．4 时序逻辑电路设计 170
8．4．1 4 bit二进制计数器设计 170
8．4．2 可变模计数器设计 177
第9章 ISP技术高级应用软件ISP Synario System 181
9．1 概述 181
9．2 原理图输入法 182
9．3 编译与仿真 186
9．4 ABEL语言与原理图混合输入法 189
9．5 后续 196
第10章 全新设计软件工具VHDL 199
10．1 概述 199
10．2 VHDL的结构和句法 199
10．2．1 VHDL设计描述的结构 199
10．2．2 VHDL设计描述的句法 202
10．2．3 行为级描述中的寄存器、复位、锁存器 207
10．3 VHDL的层次化设计 209
10．4 CPLD优化 210
10．5 VHDL设计流图 212
第11章 在系统可编程实验板 214
11．1 复旦大学和上海Lattice公司联合开发的实验板 214
11．1．1 在系统可编程逻辑器件实验板 214
11．1．2 实验板的实验功能 220
11．2 东南大学ISP数字系统实验板 221
11．2．1 实验板的结构 222
11．2．2 实验板的特点 225
11．2．3 实验内容 225
11．3 西安电子科技大学ISP数字系统实验板 226
第12章 在系统可编程设计应用 228
12．1 设计实习 228
12．1．1 铁路公路十字路口交通控制电路设计与实现 228
12．1．2 公路十字路口交通控制电路设计与实现 233
12．1．3 移位型控制器的设计与实现 236
12．1．4 抢答器的设计与实现 240
12．1．5 数字频率计的设计与实现 245
12．2 设计思路 250
12．2．1 组态的存储器控制器 250
12．2．2 用ispLSI和pLSI实现多路系统的功能 269
12．2．3 编译多级PLDs进入ispLSI和pLSI器件 275
12．3 设计有关问题 281
12．3．1 用户电子签名（User Electronic Signature）的使用 281
12．3．2 阻塞保护（Latch-Up Protection）问题 283
12．3．3 关于亚稳定性 286
附录Ⅰ Lattice ISP系统宏的有关定义及含义 287
附录Ⅱ Lattice ISP系列器件规格 294
参考文献 305