目录 1
第一章 逻辑代数基础 1
第一节 逻辑代数和集合代数 1
一 基本概念 1
二 基本运算…………………………………………………………………………………（3 ）三 基本定律 6
四 基本定理……………………………………………………………………………………（7 ）五 基本法则 10
六 集合代数 11
第二节 逻辑函数的性质 16
一 完备集 16
二 逻辑函数的形式和逻辑变换 19
三 最小项和最大项 20
四 逻辑函数的标准形式 23
五 逻辑问题的有限性 26
第三节 逻辑函数的化简（代数法） 27
一 与或逻辑化简 28
二 与非逻辑化简 30
三 或与逻辑化简 31
一 卡诺图的结构 32
第四节 卡诺图 32
二 卡诺图的用法 35
三 用卡诺图化简函数 37
四 多函数卡诺图化简方法 42
五 阻塞法 44
六 小结 49
思考题和习题 51
一 几种常用的进位制 56
第二章 算术运算基础 56
第一节 进位计数制 56
二 数制选择 60
三 二进制与十进制的相互转换 62
四 二进制与八进制的相互转换 65
五 八进制与十进制的相互转换 65
第二节 二进制算术 66
一 模2算术 66
二 二进制算术 68
三 原码算术 70
四 补码算术 72
五 反码算术 80
六 定点数和浮点数 82
七 串行数据和并行数据 85
八 小结 87
第三节 编码 87
一 二进制编码 87
二 十进制编码 91
三 字符编码 95
四 纠错编码 98
第四节 十进制算术 105
一 十进制加法运算 106
二 十进制减法运算 109
思考题和习题 114
第一节 分立元件门电路 117
第三章 门电路 117
一 二极管门电路 118
二 晶体三极管门电路 121
三 二极管·晶体管门电路 126
第二节 集成单元门电路 127
一 RTL门电路 127
二 DTL门电路 128
三 TTL门电路 134
四 ECL门电路 144
五 门的并联应用—“线”逻辑 146
第三节 MOS门电路 150
一 MOS器件的工作原理 151
二 MOS门电路 154
三 CMOS门电路 157
四 各种MOS器件的比较 162
第四节 大规模集成电路介绍 163
一 MOS大规模集成电路 163
二 TTL大规模集成电路 164
三 ECL大规模集成电路 165
四 EFL大规模集成电路 166
五 C8L大规模集成电路 166
六 I2L大规模集成电路 167
第四章 组合逻辑设计基础 169
第一节 异或代数基础 169
一 基本概念 169
二 异或运算的代数性质 173
三 异或运算的基本定理 178
四 逻辑函数的异或标准式 182
五 异或逻辑电路设计 188
六 用卡诺图求异或标准式 190
第二节 组合逻辑设计方法 197
一 什么叫做组合逻辑 197
二 组合逻辑问题的综合过程 198
三 组合逻辑电路的分析过程 201
四 单一逻辑 202
第三节 混合逻辑设计方法 204
一 基本概念 205
二 混合逻辑设计方法 209
三 混合逻辑变换 211
四 使用异或门的混合逻辑设计 213
五 混合逻辑图上的信号极性 214
第四节 组合逻辑电路中的实际问题 216
一 传输延迟问题 216
二 组合逻辑电路中的冒险现象 218
三 如何消除冒险现象 221
四 无关项问题 222
思考题和习题 225
第五章 组合逻辑单元电路设计 230
第一节 基本运算电路设计 230
一 半加器设计 230
二 全加器设计 231
三 半减器设计 233
四 全减器设计 233
五 加减器设计 234
六 超前进位发生器设计 235
七 中规模集成四位全加器 237
八 中规模集成四位算术逻辑单元 239
九 中规模集成超前进位发生器 243
第二节 编码和译码电路设计 245
一 编码器设计 245
二 译码器设计 246
四 BCD七段显示译码器设计 248
三 BCD数码显示译码器设计 248
五 中规模集成电路译码器 250
六 中规模集成BCD七段显示译码器 252
第三节 编码转换电路设计 253
一 B/B转换电路设计 253
二 BCD/BCD转换电路设计 254
三 B/BCD转换电路设计 255
四 BCD/B转换电路设计 259
五 中规模集成B/BCD五位转换单元 261
六 中规模集成BCD/B五位转换单元 263
一 奇校电路设计 264
第四节 校验电路设计 264
二 偶校电路设计 266
三 汉明码校验电路设计 267
四 中规模集成奇偶发生器／奇偶校验器 269
第五节 数据处理电路设计 271
一 数字比较器设计 271
二 补码发生器设计 273
四 数据选择器设计 275
三 数据分配器设计 275
五 中规模集成四位比较器 278
六 中规模集成多路数据选择器 280
七 中规模集成多路数据分配器 283
第六节 用中规模集成组件进行逻辑设计 284
一 用MUX做函数发生器 284
二 输入变量的扩展 286
三 降维卡诺图 287