绪论 1
第1章 逻辑函数 6
1．1 逻辑代数 6
1．1．1 基本逻辑运算 6
1．1．2 逻辑函数的基本定理 7
1．1．3 逻辑函数的基本运算规则 8
1．2 逻辑函数的标准型 9
1．2．1 逻辑函数的两种标准形式 9
1．2．2 将逻辑函数变换为标准型 11
1．3．1 三种基本逻辑门 12
1．3 几种常用的复合逻辑及其逻辑门 12
1．3．2 常用的复合逻辑及其逻辑门 13
*1．3．3 正逻辑与负逻辑 15
1．4 逻辑函数的简化 15
1．4．1 逻辑代数简化法 15
1．4．2 卡诺图简化法 17
*1．5 卡诺图的其他应用 23
习题 25
第2章 集成逻辑门 28
2．1 晶体二极管和三极管的开关特性 28
2．1．1 晶体二极管的开关特性 28
2．1．2 晶体三极管的开关特性 30
2．2．1 浅饱和型TTL与非门 32
2．2 TTL逻辑门 32
2．2．2 TTL与非门的性能指标 34
*2．2．3 其他TTL与非门 37
2．2．4 集电极开路与非门（OC门） 38
2．2．5 三态TTL与非门（TSL） 41
2．3 射极耦合逻辑门（ECL） 42
2．3．1 ECL反相器 42
2．3．2 ECL或/或非门 43
2．4 MOS逻辑门 44
2．4．1 MOS管 44
2．4．2 MOS管的静态特性 45
2．4．3 N MOS逻辑门 48
2．4．4 C MOS逻辑门 49
*2．5 集成逻辑门使用中的几个问题 52
习题 54
第3章 组合逻辑电路 58
3．1 组合逻辑电路的设计 58
3．1．1 提供原、反变量输入条件下的组合电路的设计 59
3．1．2 在提供原变量输入条件下的组合电路的设计 60
*3．1．3 多端输出组合电路的设计 61
3．2 组合逻辑电路的分析 63
3．3 编码与编码器 64
3．3．1 编码 64
3．3．2 编码器 67
3．4．1 译码器的设计 71
3．4 译码与译码器 71
3．4．2 中规模集成通用译码器 72
3．4．3 码制转换译码器 76
3．4．4 中规模集成数字显示译码器 77
3．5 二进制运算电路 79
3．5．1 半加器 79
3．5．2 全加器 80
3．5．3 中规模集成4位加法器 81
3．5．4 数值比较器 84
3．6 数据选择器 87
3．6．1 数据选择器的类型及主要性能 87
3．6．2 用数据选择器实现逻辑函数 91
3．6．3 数据选择器的应用 93
*3．7 数据分配器 95
*3．8 奇偶产生器/检验器 96
3．8．1 奇偶产生器/检验器的设计 96
3．8．2 中规模集成奇偶产生器/检验器 97
3．9 组合逻辑电路中的冒险现象 98
3．9．1 组合电路中的竞争与冒险 98
3．9．2 逻辑冒险的检查和消除 99
3．9．3 功能冒险的消除 101
习题 102
4．1．1 基本RS触发器 106
4．1 RS触发器 106
第4章 集成触发器 106
4．1．2 时钟RS触发器 107
4．1．3 主从RS触发器 110
4．2 主从JK触发器 111
4．3 维持阻塞型D触发器 113
4．4 T和T 触发器 115
4．4．1 T触发器 115
4．4．2 T 触发器 115
*4．5 边沿型触发器 116
4．6 C MOS触发器 117
4．6．1 C MOS D触发器 117
4．6．2 C MOS JK触发器 118
4．7 集成触发器使用中的几个问题 119
4．7．1 集成触发器的选用 119
4．7．2 激励表的应用 119
4．7．3 触发器类型转换 119
4．7．4 如何画工作波形 120
习题 121
第5章 时序逻辑电路 125
5．1 时序逻辑电路概述 125
5．2 同步时序电路的设计 126
5．2．1 同步时序电路的设计方法 126
5．2．2 拟定原始状态表或状态图 127
5．2．3 状态简化 130
5．2．4 状态分配 133
5．2．5 确定激励函数和输出函数 134
5．2．6 设计举例 136
5．3 同步时序电路的分析 138
5．4 寄存器和锁存器 142
5．4．1 寄存器 142
5．4．2 锁存器 145
5．5 移位寄存器 146
5．5．1 移位寄存器的设计 146
5．5．2 中规模集成移位寄存器 147
5．6．1 计数器的功能和分类 150
5．6 计数器 150
5．6．2 同步计数器 151
5．6．3 异步计数器 161
5．6．4 中规模集成计数器 165
5．7 序列信号发生器 170
习题 174
第6章 存储器和可编程逻辑器件 180
6．1 随机存储器（RAM） 180
6．1．1 动态MOS反相器 181
6．1．2 RAM的基本结构 182
6．1．3 RAM的典型产品介绍 184
6．1．4 RAM的容量扩展 187
6．2．1 只读存储器（ROM） 188
6．2 只读存储器（ROM） 188
6．2．2 可擦可编只读存储器（EP ROM） 190
6．2．3 电可编程序只读存储器（E2P ROM） 192
6．2．4 ROM的应用 193
6．3 可编程逻辑器件的结构和分类 195
6．3．1 PLD器件表示方法 195
6．3．2 PLD的基本结构 195
6．3．3 PLD的分类 197
6．3．4 可编程逻辑器件的优点 197
6．4 可编程通用阵列逻辑（GAL） 198
6．4．1 GAL器件的基本结构 198
6．4．2 输出逻辑宏单元（OLMC）的组态结构 203
6．4．3 编程应用中的几个技术问题 205
6．5 可编程逻辑阵列（PLA） 207
6．5．1 PLA的工作原理 207
6．5．2 用户可编程逻辑阵列FPLA 209
习题 212
第7章 FPGA技术 214
7．1 FPGA技术概述 214
7．1．1 FPGA的分类 214
7．1．2 FPGA的性能指标 217
7．1．3 FPGA的简化表示方法 218
7．2．1 LCA型FPGA的电路结构 219
7．2 FPGA的电路结构 219
7．1．4 FPGA的优点 219
7．2．2 CLB逻辑单元 220
7．2．3 I/O单元 222
7．2．4 配置存储器 224
7．2．5 其他辅助电路 225
7．3 FPGA的连接方法 226
7．3．1 通用连接方式 226
7．3．2 直接连接方式 227
7．3．3 长线连接方式 227
7．4 FPGA的编程和加载方法 228
7．4．1 编程数据的数据结构 228
7．4．2 编程数据的加载方法 229
7．5 FPGA的开发系统 236
7．5．1 开发系统的组成 236
7．5．2 设计流程 237
习题 238
第8章 脉冲单元电路 240
8．1 限幅器和钳位器 240
8．1．1 二极管限幅器 240
8．1．2 二极管钳位器 241
8．2 集成门构成的脉冲单元电路 244
8．2．1 集成门构成的施密特触发器 244
8．2．2 集成门构成的单稳态触发器 247
8．2．3 集成门构成的自激多谐振荡器 251
8．3 集成运算放大器构成的脉冲单元电路 253
8．3．1 集成运算放大器的传输特性 253
8．3．2 集成运放构成的施密特触发器 254
8．3．3 集成运放构成的单稳态触发器 255
8．3．4 集成运放构成的自激多谐振荡器 256
习题 258
第9章 模数及数模转换技术 262
9．1 模数及数模转换技术概述 262
9．2 数模转换器 263
9．2．1 数模转换器的基本原理 263
9．2．2 电压型数模转换器 264
*9．2．3 电流型数模转换器 267
9．2．4 中规模集成数模转换器 268
9．2．5 数模转换器的性能指标 271
9．3 模数转换器 272
9．3．1 模数转换的基本原理 272
9．3．2 直接转换型模数转换器 274
9．3．3 模数转换器的性能指标 280
*9．4 集成模数转换器 280
习题 283
附录一 数字集成电路型号命名规则 285
附录二 常用逻辑单元图形符号对照表 288
参考文献 295