第一章 数字电路基础 1
1·1 概述 1
目录 1
1·2 数制和码制 2
1·2·1 常用计数制及其相互转换 2
一、十进位计数制 2
二、二进位计数制 3
三、八进位计数制和十六进位计数制 4
1·2·2 码制 4
1·3 逻辑代数基础 6
1·3·1 逻辑代数的三种基本运算 6
一、与运算 6
二、或运算 7
三、非运算 7
一、基本公式 9
1·3·2 逻辑代数的基本公式和常用公式 9
二、常用公式 10
1·3·3 逻辑代数的基本规则 11
一、代入规则 11
二、反演规则 11
三、对偶规则 11
1·4 逻辑函数的建立及其表示方法 12
1·5 逻辑函数的化简 13
1·5·1 逻辑函数的最简形式 13
1·5·2 逻辑函数的公式化简法 14
一、并项法 14
二、吸收法 14
三、消去法 14
一、逻辑函数的最小项及其性质 15
1·5·3 用卡诺图化简逻辑函数 15
四、配项法 15
二、用卡诺图表示逻辑函数 16
三、用卡诺图化简逻辑函数 18
1·6 具有任意项逻辑函数的化简 20
习题 22
第二章 逻辑门电路 25
2·1 分立元件门电路 25
2·1·1 半导体二极管和三极管的开关特性 25
一、半导体二极管的开关特性 25
二、半导体三极管的开关特性 26
2·1·2 分立元件门电路 28
一、二极管门电路 28
二、二极管——三极管门电路 29
2·1·3 正逻辑和负逻辑 30
2·2·2 TTL与非门的工作原理 31
一、电路结构及工作原理 31
2·2 TTL集成门电路 31
2·2·1 概述 31
二、电压传输特性 32
三、TTL与非门的噪声容限 33
四、输入特性和输出特性 34
五、TTL与非门的动态特性 36
六、门电路多余输入端的处理 38
2·2·3 集电极开路门和三态门 38
一、集电极开路门（OC） 38
二、三态输出门（TSL） 41
2·2·4 TTL与非门电路的改进 43
一、电路结构及工作原理 45
2·3·2 CMOS反相器 45
2·3·1 NMOS反相器 45
2·3 MOS门电路 45
二、CMOS反相器的传输特性 46
三、CMOS反相器的功率损耗 48
2·3·3 MOS与非门和或非门 50
一、NMOS与非门和或非门 50
二、CMOS与非门和或非门 51
2·3·4 CMOS传输门和双向模拟开关 52
2·3·5 CMOS三态门 53
习题 55
第三章 组合逻辑电路 61
3·1 概述 61
3·2 组合逻辑电路的分析 61
一、加法器的分析 62
3·2·2 实用组合逻辑电路的分析 62
3·2·1 分析组合逻辑电路的一般步骤 62
二、数据选择器的分析 64
三、多路分配器的分析 65
四、数码比较器的分析 66
3·3 组合逻辑电路的设计 70
3·3·1 组合逻辑电路设计的几种方法 70
3·3·2 组合逻辑电路设计的一般步骤 71
3·4 用逻辑门实现组合逻辑电路的设计 71
3·4·1 一般组合逻辑电路的设计 72
一、单输出组合逻辑电路的设计 72
二、多输出组合逻辑电路的设计 73
3·4·2 编码器的设计 75
一、概述 75
二、三位二进制编码器的设计 76
三、二-十进制优先权编码器的设计 77
3·4·3 译码器的设计 79
一、概述 79
二、二进制译码器的设计 79
三、二-十进制译码器的设计 81
四、七段字形译码器的设计 82
3·4·4 组合逻辑电路中的竞争与冒险 90
一、竞争、冒险产生的原因 90
二、逻辑冒险及其消除方法 91
三、功能冒险及其抑制措施 92
3·5 用MSI实现组合逻辑电路设计 93
3·5·1 用数据选择器实现多种组合逻辑功能 94
一、用数据选择器实现逻辑函数 94
二、用双四选一数据选择器构成一位全减器 96
三、等值数码比较器 97
3·5·2 用译码器实现多种组合逻辑功能 98
一、用译码器实现逻辑函数 98
二、用二进制译码器作各种BCD码译码器 100
三、用译码器作多路分配器 100
3·5·3 用全加器实现多种组合逻辑功能 102
一、用全加器实现代码转换 102
二、8421BCD码加法器 104
习题 106
第四章 集成触发器 109
4·1 概述 109
4·2 基本RS触发器 109
4·2·1 用与非门构成的基本RS触发器 109
一、电路组成 109
二、逻辑功能 110
4·2·2 集成基本RS触发器 112
4·3 时钟触发器 113
4·3·1 同步RS触发器 114
一、电路组成 114
二、逻辑功能分析 114
三、触发器初始状态的预置 115
四、关于空翻现象 116
4·3·2 主从结构触发器 117
一、电路组成 117
二、逻辑功能分析 117
三、主从JK触发器 118
四、集成主从JK触发器 122
4·3·3 边沿触发器 124
一、TTL边沿触发器 124
二、CMOS边沿触发器 128
4·4 触发器逻辑功能的转换 131
4·4·1 由D触发器转换为其他逻辑功能的触发器 132
4·4·2 由JK触发器转换为其他逻辑功能的触发器 133
习题 133
第五章 时序逻辑电路 141
5·1 概述 141
5·2 时序逻辑电路的分析 142
5·2·1 分析时序逻辑电路的一般步骤 142
5·2·2 寄存器和移位寄存器的分析 143
一、概述 143
二、寄存器的分析（T1175） 143
三、移位寄存器的分析 145
5·2·3 计数器的分析 150
一、概述 150
二、同步计数器的分析 150
三、异步计数器的分析 156
四、移位计数器的分析 161
5·2·4 顺序脉冲发生器 164
一、计数器型顺序脉冲发生器 165
二、移位寄存器型顺序脉冲发生器 166
5·3 时序逻辑电路的设计 167
5·3·1 时序逻辑电路设计的几种方法 167
5·3·2 时序逻辑电路设计的一般步骤 167
5·3·3 用SSI实现同步时序逻辑电路设计的几个实例 168
一、111数据检测器的设计 168
二、同步计数器的设计 171
三、报纸零售机的设计 173
5·3·4 用MSI实现时序逻辑 176
一、用MSI计数器实现任意进制计数器 176
二、计数器作乘、除法运算 186
三、寄存器的应用 188
四、综合应用 191
习题 194
第六章 大规模集成电路 202
6·1 概述 202
6·2 存贮器 203
6·2·1 读写存贮器RAM 203
一、RAM的结构 204
二、静态存贮单元 208
三、动态存贮单元 209
6·2·2 只读存贮器ROM 211
一、ROM的结构 212
二、PROM 215
三、EPROM 216
6·3·1 概述 218
6·3 可编程逻辑器件PLD 218
6·3·2 可编程只读存贮器PROM 220
6·3·3 可编程逻辑阵列PLA 223
一、用PLA实现组合逻辑电路的设计 223
二、用PLA实现时序逻辑电路的设计 225
6·3·4 可编程阵列逻辑PAL 226
一、与或输出型 226
二、带反馈型结构 226
三、具有反馈的寄存器输出 227
四、具有异或功能及反馈的寄存器输出 229
6·3·5 通用阵列逻辑GAL 231
一、基本组成 233
二、输出逻辑宏单元OLMC的结构 233
三、输出逻辑宏单元OLMC的工作模式 236
四、GAL的编程 236
习题 239
第七章 A/D与D/A转换器 240
7·1 概述 240
7·2 D/A转换器 241
7·2·1 倒T型电阻网络D/A转换器 241
7·2·2 集成D/A转换器及主要技术参数 243
一、集成D/A转换器 243
二、主要技术参数 244
7·3 A/D转换器 245
7·3·1 A/D转换的一般步骤及分类 245
一、A/D转换的一般步骤 245
二、A/D转换器的分类 247
7·3·2 逐次渐近型A/D转换器 248
7·3·3 双积分型A/D转换器…………………………………… ？习题 255
8·1 概述 257
第八章 脉冲波形的产生与整形 257
8·2 集成555定时器 258
8·2·1 电路结构及工作原理 259
一、电路结构 259
二、工作原理 261
8·2·2 应用电路实例 262
一、用555定时器构成施密特触发器 262
二、用555定时器构成单稳态触发器 263
三、用555定时器构成多谐振荡器 266
8·3 多谐振荡器 270
8·3·1 环形振荡器 270
一、最简单的环形振荡器 270
二、带RC延迟电路的环形振荡器 271
三、调频范围更宽的环形振荡电路 274
二、CMOS石英晶体多谐振荡器 275
8·3·2 晶体振荡器 275
一、石英晶体的基本特性 275
三、TTL石英晶体多谐振荡器 277
8·4 脉冲整形电路 278
8·4·1 用门电路构成施密特触发器 278
一、TTL与非门组成的施密特触发器 278
二、TTL集成施密特触发门电路 280
三、集成施密特触发器应用举例 280
8·4·2 用门电路构成单稳态触发器 280
一、TTL与非门组成的单稳态触器 280
二、CMOS集成单稳态触发器 284
三、集成单稳态触发器应用举例 285
习题 286
参考文献 289