第一章 80386系统概论 1
1.1 前言 1
1.2 80386系统概论 1
1.3 C T CS8230 AT/386芯片组系统概论 1
1.4 带高速缓存TTL版电路系统概论 3
第二章 80386信号定义 5
2.1 80386输入／输出信号总论 5
2.2 电源信号说明及PCB布局考虑事项 5
2.3 时钟信号 9
2.4 数据总线 9
2.5 数据总线字节致能信号 9
2.6 地址总线 12
2.7 总线状态信号 13
2.8 总线控制信号 14
2.9 总线仲裁信号 15
2.10 中断信号 15
2.11 协处理器信号 16
2.12 80386信号摘要 16
第三章 总线周期分析 18
3.1 概论 18
3.2 复位周期 18
3.3 非流水式读／写周期 20
3.4 流水线式读／写周期 21
3.5 16位传输 22
3.6 非流水线转换为流水线周期 23
3.7 中断允许周期 23
3.8 停止／暂停周期 24
3.9 要求HOLD周期 25
第四章 频率产生电路 30
4.1 前言 30
4.2 82384时钟产生器 30
4.3 采用C T8230系列的时钟产生电路实例 31
4.4 一般TTL电路时钟信号的产生 36
第五章 等待电路 38
5.1 引言 38
5.2 IBM/PC AT等待电路 38
第六章 系统直接存贮器存取（DMA） 50
6.1 引言 50
6.2 DMA控制器和页面寄存器的地址分配 52
6.3 DMA控制器 54
6.5 DMA特性 61
6.4 系统中DMA操作的应答过程 61
第七章 系统中断 63
7.1 系统的中断结构 63
7.2 中断控制器 64
7.3 中断系统初始化 66
7.4 8259A的编程 69
7.5 8259A的操作方式 72
7.6 中断性能 75
7.7 I/O总线中断请求电路接口 75
第八章 键盘控制器与及时时钟电路 77
8.1 键盘控制电路 77
8.2 8042内部方块和寄存器功能说明 79
8.3 及时时钟电路 82
8.4 及时时钟和金属氧化半导体 82
8.6 实时时钟／互补金属氧化物半导体（RT/CMOS）RAM信息 86
8.5 时间，日期，闹钟 86
8.7 及时时钟电路说明 92
8.8 键盘热复位和快速GATEA20设计思想 95
第九章 386和387/287接口实例分析 100
9.1 前言 100
9.2 基本原理 100
9.3 PC-AT数字协处理器硬件介绍说明 100
9.4 80287连接 101
9.5 80387接口 103
9.6 80287 PAL与硬件实例分析 106
9.7 C T387复位PAL及硬件线路分析 111
10.1 EPROM接口分析 118
10.2 电气特性 118
第十章 EPROM接口分析 118
10.3 EPROM硬件接口概论 119
10.4 等待状态时间 120
10.5 ROM映象（SHADOW） 123
第十一章 DRAM接口 124
11.1 前言 124
11.2 DRAM规格简介 124
11.3 DRAM接口基本概念 128
11.4 数据总线连接 129
11.5 刷新简介 129
11.6 DRAM接口研究 131
11.7 页／交替存取器操作方式 136
11.8 DRAM结构 138
11.9 DRAM存取时间计算 139
12.1 C T芯片组存储器管理 141
第十二章 DRAM接口解码电路实例分析 141
12.2 DRAM存取逻辑分析 145
12.3 TTL电路存储器控制及管理 145
第十三章 高速缓存子系统 157
13.1 高速缓存简介 157
13.2 高速缓存的结构 158
13.3 高速缓存更新 161
13.4 高速缓存内容的一致性 164
13.5 高速缓存的效率与性能 164
第十四章 80386高速缓存实例分析 167
14.1 概述 167
14.2 直接映象高速缓存系统的结构 167
14.4 高速缓存系统的组织 170
14.3 DRAM的组织 170
14.5 存储器测试程式 199
14.6 双路相连集高速缓存系统概述 199
14.7 系统结构 199
14.8 82385高速缓存的管理 215
14.9 两路相联集式高速缓存的操作 215
14.10 82385信号描述 219
14.11 80386局部总线接口 223
第十五章 系统侦错维护卡的制作及维修 230
15.1 概述 230
15.2 实例介绍 230
15.3 系统使用中常见的问题 230
符录A CS8230系列芯片 242
符录B 82206集成外设控制器 259
参考文献 266