第一章 引言 1
1.1 特点 1
1.2 程序模块 2
1.3 数据类型和寻址方式概述 5
1.4 指令系统概述 7
1.5 虚拟存储器和虚拟机概念 7
1.5.1 虚拟存储器 7
1.5.2 虚拟机 7
1.6 流水线结构 9
1.7 高速缓冲存储器 10
第二章 处理状态 11
2.1 特权级别 11
2.1.1 监控特权级别 12
2.1.2 用户特权级别 12
2.1.3 特权级别的变更 13
2.2 地址空间类型 13
2.3 异常处理 14
2.3.1异常向量 14
2.3.2 异常堆栈帧 14
第三章 信号描述 17
3.1 信号索引 17
3.2 功能码信号（FC2－FC0） 18
3.3 地址总线（A31-A0,MC68020）（A23-A0,MC68EC020） 18
3.4 数据总线（D31-D0） 18
3.5 传送宽度信号（SIZ1,SIZ0） 18
3.6 异步总线控制信号 19
3.7 中断控制信号 20
3.8 总线仲裁控制信号 20
3.9 总线异常控制信号 21
3.10 仿真支持信号 21
3.11 时钟（CLK） 21
3.12 电源供电连接 21
3.13 信号总结 22
第四章 在片高速缓冲存储器 23
4.1 在片高速缓冲存储器（Cache）的组成和操作 23
4.2 Cache的复位 24
4.3 Cache控制 24
4.3.1 Cache控制寄存器（CACR） 24
4.3.2 Cache地址寄存器（CAAR） 25
第五章 总线操作 26
5.1 总线传送信号 26
5.1.1 总线控制信号 27
5.1.2 地址总线 28
5.1.3 地址选通 28
5.1.4 数据总线 28
5.1.5 数据选通 28
5.1.6 数据缓冲使能 28
5.1.7 总线周期终止信号 28
5.2 数据传送机制 29
5.2.1 动态总线宽度 29
5.2.2 未校准操作数 36
5.2.3 动态总线宽度和操作数未校准的影响 36
5.2.4 地址、宽度和数据总线的关系 40
5.2.5 Cache（高速缓冲存储器）的交互作用 42
5.2.6 总线操作 44
5.2.7 与DSACK1/DSACK0的同步操作 44
5.3 数据传送周期 45
5.3.1 读取周期 45
5.3.2 写周期 50
5.3.3 读—修改—写周期 55
5.4 CPU空间周期 59
5.4.1 中断响应总线周期 60
5.4.2 断点响应周期 63
5.4.3 协处理器通信周期 63
5.5 总线异常处理控制周期 65
5.5.1 总线错误 67
5.5.2 重复操作 68
5.5.3 暂停操作 69
5.5.4 双总线失败 71
5.6 总线同步 72
5.7 总线仲裁 73
5.7.1 MC68020总线仲裁 73
5.7.2 MC68EC020总线仲裁 77
5.8 复位操作 82
第六章 异常处理 84
6.1 异常处理的顺序 84
6.1.1 复位异常 86
6.1.2 总线错误异常 87
6.1.3 地址错误异常 87
6.1.4 指令陷阱异常 88
6.1.5 非法指令及不可执行指令异常 88
6.1.6 特权违反异常 89
6.1.7 跟踪异常 89
6.1.8 格式错误异常 90
6.1.9 中断异常 91
6.1.10 断点指令异常 95
6.1.11 多重异常 95
6.1.12 从异常返回 97
6.2 总线失败返回 98
6.2.1 特殊状态字（SSW） 99
6.2.2 使用软件完成总线周期 100
6.2.3 以RTE完成总线周期 101
6.3 协处理器讨论 101
6.4 异常堆栈帧格式 102
第七章 协处理器接口描述 106
7.1 引言 106
7.1.1 接口的特点 107
7.1.2 支持并行操作 107
7.1.3 协处理器指令格式 107
7.1.4 协处理器系统接口 108
7.2 协处理器指令类型 111
7.2.1 协处理器通用指令 111
7.2.2 协处理器条件指令 112
7.2.3 协处理器的关联保存与恢复指令（cpSAVE,cpRESTORE） 117
7.3 协处理器接口寄存器系统 123
7.3.1 响应CIR 123
7.3.2 控制CIR 123
7.3.3 保存CIR 124
7.3.4 恢复CIR 124
7.3.5 操作字CIR 124
7.3.6 命令CIR 124
7.3.7 条件CIR 124
7.3.8 操作数CIR 125
7.3.9 寄存器选择CIR 125
7.3.10 指令地址CIR 125
7.3.11 操作数地址CIR 125
7.4 协处理器响应原语 126
7.4.1 scanPC 126
7.4.2 协处理器响应原语通用格式 126
7.4.3 忙原语 127
7.4.4 空原语 128
7.4.5 监控检查原语 129
7.4.6 传送操作字原语 130
7.4.7 传送来自指令流的原语 130
7.4.8 赋值与传送有效地址原语 130
7.4.9 赋值有效地址和传送数据原语 131
7.4.10 写向先前赋值的有效地址的原语 133
7.4.11 取得地址和传送数据原语 134
7.4.12 传送到／来自堆栈顶部的原语 134
7.4.13 传送单—主处理器寄存器原语 135
7.4.14 传送主处理器控制寄存器原语 135
7.4.15 传送多个主处理器寄存器原语 136
7.4.16 传送多个协处理器寄存器原语 137
7.4.17 传送状态寄存器和scanPC原语 138
7.4.18 发生预指令异常原语 139
7.4.19 发生中间指令异常原语 140
7.4.20 发生后指令异常原语 141
7.5 异常 142
7.5.1 协处理器检出异常 142
7.5.2 主处理器检出异常 144
7.5.3 协处理器复位 148
7.6 协处理器总结 148
第八章 指令执行时序 151
8.1 时间估算因素 151
8.1.1 指令高速缓冲存储和预取 151
8.1.2 操作数未校准 152
8.1.3 总线／程序顺序器同时操作 152
8.1.4 指令执行重叠 152
8.1.5 指令流时序范例 153
8.2 指令时间表 157
8.2.1 提取有效地址 159
8.2.2 提取立即数有效地址 160
8.2.3 计算有效地址 162
8.2.4 计算立即数有效地址 162
8.2.5 跳转有效地址 164
8.2.6 MOVE指令 164
8.2.7 特殊用途的MOVE指令 172
8.2.8 算术／逻辑指令 173
8.2.9 立即数算术／逻辑指令 173
8.2.1 0BCD操作 174
8.2.11 单操作数指令 175
8.2.12 移位／循环指令 175
8.2.13 位操作指令 176
8.2.14 位段操作指令 177
8.2.15 条件分支指令 178
8.2.16 控制指令 178
8.2.17 异常相关指令 179
8.2.18 保存和恢复操作 180
第九章 应用信息 181
9.1 浮点单元 181
9.2 MC68020/EC020字节选择逻辑 183
9.3 电源和接地的考虑 187
9.4 时钟驱动 188
9.5 存储器接口 189
9.6 访问时间计算 189
9.7 模块支持 191
9.7.1 模块描述符 192
9.7.2 模块堆栈帧 193
9.8 访问级别 193
9.8.1 模块调用 194
9.8.2 模块返回 195
第十章 电气特性 196
10.1 最大容许范围 196
10.2 温度特性 196
10.2.1 MC68020温度特性和DC电气特性 197
10.2.2 MC68EC020温度特性和DC电气特性 199
10.3 AC电气特性 200
第十一 章定货信息和机械数据 208
11.1 定货规格信息 208
11.1.1 MC68020定货规格信息 208
11.1.2 MC68EC020定货规格信息 209
11.2 引脚分配和封装尺寸 209
11.2.1 MC68020RC和RP尾标——引脚分配 209
11.2.2 MC68020RC尾标——封装尺寸 210
11.2.3 MC68020RP尾标——封装尺寸 211
11.2.4 MC68020FC和FE尾标——引脚分配 212
11.2.5 MC68020FC尾标——封装尺寸 213
11.2.6 MC68020FE尾标——封装尺寸 214
11.2.7 MC68EC020RP尾标——引脚分配 215
11.2.8 MC68EC020RP尾标——封装尺寸 216
11.2.9 MC68EC020FG尾标——引脚分配 217
11.2.10 MC68EC020FG尾标——封装尺寸 218