目录 1
第一篇 总线结构的多总线系列 1
第一章 绪论 1
§1.1 微处理器系统总线的任务与目标 1
1.1.1 推行系统总线的必要性 1
§1.2 多总线系列结构的选择 2
1.2.1 支持各种体系结构 3
1.2.2 原理上简单的结构 9
1.2.3 可迅速采用新型超大规模集成电路的结构 11
1.2.4 可靠而经济有效的结构 13
1.2.5 定义明确、文件齐全和便于管理的标准 15
§1.3 IEEE-796／多总线及其扩充总线的发展简史 16
第二章 多总线系统总线 18
§2.1 符号说明 18
2.2.1 总线设备 19
§2.2 多总线系统总线的逻辑说明 19
§2.3 总线信号的定义与操作概述 20
2.3.1 地址线、禁止线和数据线 22
2.3.2 控制线 26
2.3.3 数据读操作 30
2.3.4 数据写操作 31
2.3.5 中断线 32
2.3.6 总线判优与总线交换 36
2.3.7 总线交换 39
§2.4 详细的电气说明 40
2.4.1 逻辑状态与电平关系 40
2.4.2 信号线特性 41
2.4.3 总线电源规范 42
2.4.4 环境温度与湿度 42
2.4.5 总线定时 43
2.4.6 总线控制交换定时 49
2.4.7 接收器、驱动器与信号终端负载 53
2.5.1 电路板间的相互关系 54
2.5.2 引脚排列 54
2.5.3 连接器命名与引脚编号的标准 54
§2.5 机械特性 54
2.5.4 印刷电路板的标准外形 58
§2.6 适应性级别 58
2.6.1 各种元件的性能 58
2.6.2 总线主控器与总线受控器 59
2.6.3 适应性级别表示法 59
第三章 多通道总线 61
§3.1 推行多通道总线的必要性 61
§3.2 多通道总线的逻辑说明 63
3.2.1 总线状态 63
3.2.2 总线设备 65
§3.3 总线信号定义 65
3.3.2 控制线 66
3.3.1 地址与数据线 66
3.3.3 总线中断线 69
3.3.4 奇偶信号线 70
3.3.5 复位线 70
§3.4 总线传送操作 70
3.4.1 地址周期 71
3.4.2 数据周期 72
3.4.3 传送周期 74
3.4.4 控制判优与交换 74
3.4.5 中断处理 75
§3.5 程序设计介绍 76
3.5.1 寄存器寻址 76
3.5.2 多通道寄存器的定义 76
3.5.3 设备查询 78
3.6.2 信号线特性 80
3.6.1 逻辑状态与电平的关系 80
3.5.4 总线交换的程序设计 80
§3.6 电气特性 80
3.6.3 总线电源规范 82
3.6.4 环境条件 82
3.6.5 总线定时特性 82
3.6.6 接收器、驱动器与信号终端负载 90
§3.7 机械特性 90
3.7.1 电缆规范 91
3.7.2 连接器与插座规范 92
3.7.3 多通道总线的引脚安排 92
3.7.4 总线终端负载 92
§3.8 适应性级别 92
3.8.1 各种功能变化 92
3.8.2 适应性级别表示法 94
§3.9 本章小结 95
§4.1 为什么要用iSBX总线 96
第四章 iSBX输入输出总线 96
§4.2 iSBX总线的逻辑描述 97
4.2.1 总线设备 99
4.2.2 8位和16位兼容性及总线设备表示法 99
§4.3 总线信号定义 100
4.3.1 地址线与片选线 100
4.3.2 数据线 103
4.3.3 控制线 105
4.3.4 直接存储器存取线 106
4.3.5 其他信号线 107
§4.4 总线操作概述 108
4.4.1 I/O读操作 108
4.4.2 I/O写操作 109
4.4.3 直接存储器存取操作 110
§4.5 详细的电气说明 112
4.4.4 中断操作 112
4.5.1 逻辑状态与电平关系 113
4.5.2 信号线特性 113
4.5.3 总线电源规范 113
4.5.4 温度与湿度限制 114
4.5.5 存放 115
4.5.6 总线定时 115
4.5.7 接收器、驱动器与直流特性 120
§4.6 基板布局考虑 120
§4.7 机械特性 120
4.7.1 iSBX插头座 123
4.7.2 引脚信号安排 123
4.7.3 iSBX多模块板的高度要求 124
4.7.4 iSBX多模块板外形 126
4.8.1 性能不同的组件 128
§4.8 适应性级别 128
4.7.5 iSBX多模块板用户I/O插头座外形 128
4.8.2 基板与iSBX多模块板 129
4.8.3 适应性级别表示法 129
第五章 iLBX总线 131
§5.1 为什么要用iLBX总线 131
§5.2 iLBX总线的逻辑描述 132
5.2.1 总线设备 133
§5.3 总线信号定义 135
5.3.1 地址线 135
5.3.2 数据线 135
5.3.3 传送奇偶校验线 136
5.3.4 状态控制线 136
5.3.5 命令线 137
5.3.6 总线存取控制线 139
5.4.1 写数据操作 141
§5.4 总线操作概述 141
5.4.2 读数据操作 142
5.4.3 总线超时操作 145
5.4.4 总线交换操作 145
§5.5 详细的电气说明 146
5.5.1 逻辑状态与电平关系 146
5.5.2 信号特性 147
5.5.3 总线电源规范 148
5.5.4 温度与湿度要求 148
5.5.5 总线定时 148
5.5.6 接收器、驱动器与直流规范 152
§5.6 机械特性 153
5.6.1 总线连接器问题 153
5.6.2 形状系数问题 154
§5.7 适应性级别 159
5.7.2 适应性级别表示法 160
5.7.1 兼容性不同的组件 160
§5.8 本章小结 161
第二篇 多总线系列的体系结构 162
第六章 单板计算机 162
§6.1 单板计算机的定义 162
6.1.1 使用单板计算机的趋势与原因 165
6.1.2 如何选购单板计算机 167
§6.2 单板计算机的体系结构 169
6.2.1 第一代单板计算机的体系Ｘ构 169
6.2.2 第二代单板计算机的体系结构——双口存储器 170
6.2.3 输入输出扩展 172
6.2.4 存储器扩展 175
§6.3 利用单板计算机的简单设计实例 177
§6.4 本章小结 180
§7.1 多个处理器系统的定义 181
第七章 采用多个微处理器的多重处理技术 181
§7.2 什么是多处理器计算机 183
§7.3 使用多重处理的原因 184
7.3.1 吞吐量 184
7.3.2 可靠性与可用性 186
7.3.3 灵活性 187
7.3.4 超大规模集成电路的变革 187
7.3.5 软件问题 187
§7.4 采用多总线结构的多处理器体系结构 187
7.4.1 简单的多处理器体系结构 188
7.4.2 具有超高速缓冲存储器的体系结构 189
7.4.3 按功能划分的多处理器体系结构 191
§7.5 多处理器系统对系统总线的要求 193
7.5.1 共享系统资源 193
7.5.2 处理器间的通信机构 193
§7.6 多处理器的三种实现方法 194
7.5.3 有效的总线判优电路 194
7.6.1 单分时总线系统 196
7.6.2 采用超高速缓冲存储器的单分时总线系统 197
7.6.3 按功能划分的单分时总线系统 199
§7.7 本章小结 200
参考文献 201
第八章 采用多个微处理器的多重计算技术 202
§8.1 多重计算系统的定义 202
§8.2 促使多重计算技术发展的原因 204
8.2.1 增加吞吐量与减少响应时间 204
8.2.2 模块设计与设计的简单性 206
8.2.3 灵活性与模块化扩展 207
8.2.4 标准接口能迅速采用新的VLSI 207
§8.3 采用多总线系列的多重计算体系结构 208
8.3.1 多重计算体系结构中如何使用系统总线 211
8.4.1 系统的设计 212
§8.4 简易多重计算系统的实例 212
8.4.2 增加高速I/O设备 216
§8.5 本章小结 218
参考文献 218
第三篇 多总线系列的应用 219
第九章 系统设计指南 219
§9.1 多总线系统总线的构成 219
9.1.1 总线判优技术 219
9.1.2 存储器配置与寻址方式 225
9.1.3 中断配置 229
9.1.4 超时选件 229
9.1.5 总线时钟 230
9.1.6 适应性级别 230
9.1.7 机械特性 232
9.2.2 中断 233
9.2.1 寻址方式 233
§9.2 iSBX多模块系统的构成 233
9.2.3 直接存储器存取 234
9.2.4 适应性级别 234
9.2.5 机械特性 235
§9.3 多通道总线系统的构成 236
9.3.1 设备配置 236
9.3.2 电缆及其端接方法 238
9.3.3 适应性级别 240
§9.4 iLBX总线系统的构成 243
9.4.1 地址空间 243
9.4.2 辅助主控器 243
9.4.3 应答定时 243
9.4.4 适应性级别 244
9.4.5 机械特性 245
9.5.1 信号间耦合 246
§9.5 降低多总线系统的噪声 246
9.5.2 地电平偏移 248
9.5.3 信号振铃 250
9.5.4 降低噪声措施小结 250
§9.6 系统配置举例 251
§9.7 系统配置小结 254
第十章 电路板设计原则 255
§10.1 一般设计原则 255
10.1.1 电气特性 255
10.1.2 热设计问题 257
10.1.3 机械特性 258
§10.2 通用总线接口设计原则 259
10.2.1 多总线主控器接口 260
10.2.2 多总线受控器接口 266
10.2.3 iSBX多模块接口 273
10.2.4 iLBX主控器接口 276
10.2.5 iLBX受控器接口 280
10.2.6 多通道主控器接口 283
10.2.7 多通道受控器接口 286
§10.3 专用接口的设计原则 291
10.3.1 双口存储器接口 291
10.3.2 处理器间通信端口 293
10.3.3 16M字节寻址 297
10.3.4 标准输入输出地址 298
§10.4 多总线系统总线的底板设计 299
10.4.1 底板布局的考虑 299
10.4.2 并行优先级判优举例 301
§10.5 本章小结 306
参考文献 306
附录 略语表 307
汉英对照索引 309