第一章 PCI总线概述 1
1.1 总线的基本概念 1
1.2 PCI总线的发展 2
1.2.1 PCI总线的孕育 2
1.2.2 PCI总线发展的动力 3
1.2.3 总线的性能指标 4
1.3 PCI总线的特点 5
1.4 PCI总线的系统结构 9
1.5 PCI总线的应用 10
第二章 PCI总线信号定义 13
2.1 信号类型说明 14
2.2 PCI总线信号定义 14
2.2.1 系统信号定义 14
2.2.2 地址和数据信号 15
2.2.3 接口控制信号 16
2.2.4 仲裁信号 17
2.2.5 错误报告信号 17
2.2.6 中断信号 18
2.2.7 其它可选信号 19
第三章 PCI总线的操作 21
3.1 总线命令 21
3.1.1 总线命令编码 21
3.1.2 命令使用规则 27
3.2 PCI总线协议 28
3.2.1 PCI总线的传输控制 30
3.2.2 PCI的编址 31
3.2.3 字节校正 33
3.2.4 总线的驱动与过渡 34
3.3 总线上的数据传输过程 35
3.3.1 总线上的读操作 35
3.3.2 总线上的写操作 37
3.3.3 传输的终止过程 38
3.4 PCI总线的仲裁机制 43
3.4.1 仲裁协议 44
3.4.2 仲裁的停靠 47
3.5 PCI总线的访问延迟 48
3.5.1 PCI总线上访问延迟的概念 48
3.5.2 访问延迟的确定 50
3.5.3 访问延迟的处理原则 52
3.6 PCI总线的互斥操作 54
3.6.1 一个互斥访问的开始 56
3.6.2 一个互斥访问的延续 57
3.6.3 锁定状态下非互斥访问的进行 58
3.6.4 互斥访问完成 59
3.6.5 总线的完全锁定 59
3.7 PCI总线的其它操作 60
3.7.1 设备选择 60
3.7.2 特殊周期命令 62
3.7.3 数据／地址的渐进 64
3.7.4 配置周期 65
3.7.5 快速的背对背传输 77
3.8 纠错功能 80
3.8.1 奇偶校验 80
3.8.2 错误的报告 82
3.9 对Cache的支持 87
3.9.1 Cache状态的定义 89
3.9.2 支持的状态转变序列 91
3.9.3 时序关系 92
3.9.4 对写穿式Cache的支持 96
3.9.5 支持Cache时的仲裁注意事项 97
3.10 扩充为64位总线 97
第四章 PCI总线的电气规范 104
4.1 概述 104
4.2 PCI元件指标 105
4.2.1 5V信号环境下的指标 106
4.2.2 3.3V信号环境下的指标 111
4.2.3 时间指标 116
4.3 系统（母板）技术指标 123
4.3.1 时钟相位偏移 123
4.3.2 复位信号 123
4.3.3 上拉电阻 124
4.3.4 电源 126
4.3.5 系统时标限制 127
4.3.6 系统的物理要求 128
4.3.7 连接器 129
4.4 扩展板技术指标 136
4.4.1 扩展板上的引脚分配 136
4.4.2 电源要求 142
4.4.3 物理要求 143
第五章 PCI总线的机械特性 146
5.1 简介 146
5.2 PCI扩展卡的物理尺寸及公差 149
5.3 连接器的物理描述 155
第六章 配置空间 166
6.1 配置空间的组织 166
6.2 配置空间的功能 169
6.2.1 设备识别 169
6.2.2 关于设备的控制 173
6.2.3 关于设备状态寄存器 175
6.2.4 头标区中其它寄存器的功能 177
6.2.5 基址寄存器（Base Addresses） 180
6.3 PCI扩展ROM 183
6.3.1 PCI扩展ROM的内容 184
6.3.2 加电时自动检测代码（POST） 187
6.3.3 PC兼容的扩展ROM 187
6.3.4 设备驱动程序 190
第七章 PCI总线开发 192
7.1 PCI总线的组件及其产品 192
7.1.1 PCI组件概念 192
7.1.2 PCI组件产品及供应商 193
7.1.3 外围高速处理芯片 197
7.2 PCI总线开发工具及用途 202
7.3 PCI总线产品的开发 205
附录 PCI总线操作规则 209
参考资料 215