目录 1
第一章 386微型计算机硬件系统概述 1
§1.1 386微型计算机系统硬件构成及原理 1
§1.2 386微型计算机系统板概述 5
§1.3 386微型计算机专用芯片组简介 6
第二章 386微型计算机CPU 7
§2.1 概述 7
§2.2 386微型计算机CPU内部结构 9
§2.3 386微型计算机CPU操作方式 12
§2.4 中断和异常 22
§2.5 特权级保护多任务流水线 32
§2.6 386微型计算机指令系统概述 48
§2.7 内部寄存器 54
§2.8 局部总线接口和主要操作时序 62
§2.9 386微型计算机CPU与I/O电路的接口 83
§2.10 386微型计算机CPU与其它IntelCPU的主要区别 88
附表 91
第三章 协处理器 116
§3.1 80287协处理器 116
§3.2 387协处理器 122
§3.3 386与80287/387接口电路 132
§3.4 Weitek协处理器 148
§4.2 时钟发生器及总线控制 82C301 155
第四章 时钟发生器及总线控制电路 155
§4.1 概述 155
§4.3 82C301外部电路分析 175
第五章 动态存储器DRAM子系统 177
§5.1 DRAM子系统概述 177
§5.2 页／交着存储器控制芯片82C302 199
§5.3 DRAM电路实例分析 214
附图 220
第六章 EPROM子系统 229
§6.1 EPROM系统概述 229
§6.2 EPROM子系统的组成 229
§6.3 EPROM电路的工作原理 234
第七章 高速缓存系统（cache） 238
§7.1 高速缓存系统简介 238
§7.2 高速缓存存储器的形成 239
§7.3 高速缓存存储器的工作原理 243
§7.4 82385高速缓存控制器 246
§7.5 设计实例分析 282
附录 288
第八章 地址总线缓冲器电路 293
§8.1 概述 293
§8.2 高位地址缓冲器82A303 293
§8.3 低位地址缓冲器82A304 301
§9.1 概述 311
第九章 数据总线缓冲器电路 311
§9.2 数据总线缓冲器82A305内部结构 312
§9.3 输入输出信号定义 313
§9.4 基本工作原理 315
§9.5 对外部数据总线的控制 316
§9.6 操作时序 320
第十章 控制缓冲器电路 322
§10.1 概述 322
§10.2 控制缓冲器82A306内部结构 322
§10.3 输入输出信号定义 322
§10.4 基本工作原理 327
§10.5 对外部电路的控制 328
§10.6 操作时序 336
目录 339
第十一章 外部设备控制电路 339
§11.1 外部设备控制器82C206 339
§11.2 DMA子系统 347
§11.3 中断服务子系统 358
§11.4 定时／计数器子系统 366
§11.5 实时时钟子系统 373
第十二章 键盘接口电路 380
§12.1 概述 380
§12.2 键盘控制器8742 380
§12.3 键盘接口电路 401
§1.3.1 概述 408
第十三章 ATI/O总线 408
§1.3.2 存贮器I/O及控制器的地址分配 415
§13.3 扩展槽总规格及信号定义 428
第十四章 系统操作时序 458
§14 1 总线周期摘要 458
§14.2 总线访问周期 465
§14.3 DMA传送周期 488
§14.4 存贮器刷新周期 505
§14.5 总线仲裁周期 509
§14.6 可兼容的外插接板设计要领 512
第十五章 主机板总论 524
§15.1 主机板内部工作流程 526
§15.2 CPU对外插接资源的操作流程 530
§15 3 中断服务流程 531
§15.4 DMA操作流程 531
第十六章 OPTI-386WB PC/AT芯片组简介 533
§16.1 概述 533
§16.2 系统控制器82C391 534
§15.3 数据缓冲控制器82C392 550
§16.4 时序图 556
第十七章 系统板故障测试与维修方法 564
§17.1 概述 564
§17.2 测试设备 574
§17.3 维修方法 583