目录 11
第一章 布尔代数和逻辑符号 11
1.1布尔代数 11
1.1.1布尔常数 11
1.1.2 布尔连结 11
1.1 3定理 12
1.2逻辑符号 15
1.2.1 正、负逻辑 15
1.2.2 美国的标准图示符号 16
2.1.2真值表 27
2.1.1 引言 27
2.1卡诺变换 27
第二章 卡诺图和状态流程图 27
2.1.3 卡诺图 28
2.1.4 卡诺图的使用 33
2.2状态流程图 35
2.2.1 时序网络的稳定性 36
2.2.2 状态流程图的构造 37
2.2.3 用状态流程图分析网络 37
2.2.4 竞争状态 40
第三章 “与非”逻辑 45
3 1“与非” 45
3.1.1 组合逻辑的一般知识 45
3.1.2 卡诺图和子函数 49
3.1.3 线函数 50
3.2.1 第一种“异或”电路 52
3.2“与非”组合网络 52
3.2.2第二种“异或”电路 53
3.2.3 多数电路（三个电路中的两个或三个） 53
3.2.4 不一致电路（Dissent Circuit） 54
3.2.5 第一种三输入奇数电路（“异或”树） 55
3 2.6 第二种三输入奇数电路 55
3.2.7 第三种三输入奇数电路 57
3.2.8 三输入偶数电路 59
3.2.9 四输入奇数电路（也适用多于四个输入的奇、偶数电路） 59
3.2.10 两变量译码器 60
3.2.12半加器 61
3.2.11三变量译码器 61
3.2.13第一种全加器 64
3.2.14第二种全加器 65
3.2.15 第三种全加器（和输出是反码） 65
3.2.16第四种全加器 65
3.2.17全减器 69
3.2.18第一种快速进位加法器电路 69
3.2.19第二种快速进位加法器电路 72
3.3“与非”时序网络 73
3.3.1 锁触发器（置、复位触发器） 73
3.3.2 无重迭反相器 74
3.3.3触点颤动消除器 75
3.3.4第一种选通触发器 77
3.3.5第二种选通触发器 78
3.3.6第一种自动清除型触发器 80
3.3.7第二种自动清除型触发器 81
3.3.8第三种自动清除型触发器 84
3.3.9第四种自动清除型触发器 85
3.3.10三状态触发器 87
3.3.11 状态触发器 88
3.3.12五状态触发器 89
3.3.13第一种T型触发器 89
3.3.14第二种T型触发器 92
3.3.15第三种T型触发器 94
3.3.16 J-K型触发器 96
3.3.17优先置位触发器 98
3.3.18滞后触发器 99
3.3.19交流耦合型触发器 100
3.3.20第一种选通振荡器 102
3.3.21第二种选通振荡器 103
3.3.22第三种选通振荡器 105
3.3.23第一种形式的采样门 105
3.3.24第二种形式的采样门 107
3.3.25单稳 108
3.3.26脉冲限宽器（Pulse Shortener） 109
3.3.27 自锁输出的加法器 110
3.3.28 第一种二进制计数器 112
3.3.29 第二种二进制计数器 114
3.3.30 第三种二进制计数器 116
3.3.31 二－十进制（BCD）计数器 116
3.3.32 葛莱码计数器 119
3.3.33 移位寄存器 120
3.3.34第种移位单元 122
3.3.35第二种移位单元 125
3.3 36 第三种移位单元 127
3.3.37 第四种移位单元 129
3 3.38 第五种移位单元 130
3.3.39第六种移位单元 133
3.3.40第七种移位单元 135
3.3.41 环形电路或环形计数器 137
3.3.42第一种环形电路 138
3.3.43 第二种环形电路 142
3.3.44第三种环形电路 144
3.3.45第四种环形电路 147
第四章“与或非”逻辑 149
4.1“与或非” 149
4.1.1一般知识 149
4.1.2卡诺变换 151
4.2“与或非”组合网络 152
4.2.1第种“异或”电路 152
4.2.2 第二种“异或”电路 153
4.2.4 多数电路（表决线路） 154
4.2.3“异或非”电路 154
4.2.5不一致电路 155
4.2.6第一种三输入奇数电路 156
4.2.7第二种三输入的奇数电路 157
4.2.8 四输入偶数电路 158
4.2.9四输入奇数电路 159
4.2.10半加器 160
4.2.11 第一种全加器（即三输入偶数电路） 161
4.2.12第二种全加器 162
4.2.13加法器－连结器 163
4.3“与或非”时序网络 164
4.3.1 自锁触发器（置、复位触发器） 164
4.3.2无重迭反相器 165
4.3.3第一种选通触发器 166
4.3.4 第二种选通触发器 168
4.3.5 第一种自动清除型触发器 169
4.3.6第二种自动清除型触发器 170
4 3.7第三种自动清除型触发器 171
4.3.8 第四种自动清除型触发器 174
4.3.9 三状态触发器 175
4 3.0 第一种T型触发器 176
4.3.11 第二种T型触发器 178
4.3.12 优先置位触发器 179
4.3.13滞后触发器 180
4.3.14 第一种选通振荡器 181
4.3.15 第二种选通振荡器 183
4.3.16 单稳 185
4.3.17 二进制计数器 186
4.3.18双向计数器 187
4.3.19第一种移位单元 191
4.3.20 第二种移位单元 192
4.3.21 第三种移位单元 193
4.3.22第一种环形计数器 196
4.3.23 第二种环形电路 198
4.3.24 第三种环形计数器 199
5.1 “或非” 201
5.1.1 负逻辑的用法 201
第五章“或非”、发射极耦合逻辑 201
5.1.2和之积解法 202
5.1.3将和之积变换成“或非” 203
5.1.4三级控制 205
5.2发射极耦合逻辑 207
5.2.1一般知识 207
5.2.2 发射极耦合逻辑电路 208
5.2.3 使用ECL门 209
5.3“或非”和发射极耦合逻辑的组合网络 210
5.3.1 “异或”电路 210
5.3.2 第一种“异或非”电路 211
5.3.3 第二种“异或非”电路 211
5.3.5 三输入奇数电路 212
5.3.4三输入偶数电路 212
5.3.6第一种四输入偶数电路 213
5.3.7 第二种四输入偶数电路 214
5.3.8 双变量译码器 214
5.3.9半加器 215
5.3.10 第一种全加器 216
5.3.11 第二种全加器 217
5.3.12 第三种全加器 218
5.3.13 第一种高速加法器电路 219
5.3.14第二种高速加法器电路 220
5.4 “或非”和发射极耦合逻辑的时序网络 221
5.4.1 第一种置、复位触发器（自锁触发器） 221
5.4.2第二种置、复位触发器 222
5.4.3无重迭的反相器 223
5.4.4第一种选通触发器 224
5.4.5第二种选通触发器 225
5.4.6第一种自动清除型触发器 226
5.4.7第二种自动清除型触发器 227
5.4.8第三种自动清除型触发器 228
5.4.9三状态触发器 230
5.4.10第一种T型触发器 230
5.4.11 第二种T型触发器 232
5.4.12第三种T型触发器 234
5.4.13 优先置位触发器 235
5.4.14滞后触发器 237
5.4.15采样门 238
5.4.16单稳电路 239
5.4.17 第一种二进制计数器 240
5.4.18第二种二进制计数器 241
5.4.19葛莱码计数器 242
5.4.20第一种移位单元 243
5.4.21 笫二种移位单元 245
5.4.22第三种移位单元 246
5.4.23第四种移位单元 248
5.4.24第五种移位单元 249
5.4.25第六种移位单元 251
5.4.26第一种环形电路 253
5.4.27第二种环形电路 255
5.4.28第三种环形电路 256
5.4.29第四种环形电路 257
5.4.30第五种环形电路 258
附录一 2的幂一览表 260
附录二 十进制到二进制的转换表 261
附录三 十进制－葛莱码表 262
附录四 将十进制数按照其二进制表示法中所包含的1的个 263
数来分组的一览表（1～127） 263
附录五 布尔代数定理 264
附录六 误差校正码（汉明码） 265
附录七 电路类型 267