前言 1
第二章 微型计算机系统组成及工作原理 1
微型计算机系统概述 1
1 ．1．1 计算机的发展及应用 1
1 ．1．2 微型计算机系统的三个层次 4
1 ．1．3 微型计算机的分类 5
1 ．1．4 微型计算机系统的主要性能指标 6
1．2 微型机系统硬件结构 7
1．2．1 结构特点及框图 7
1．2．2 主要组成部分结构及功能 8
1．3 微型计算机基本工作原理 12
1．3．1 指令与程序概述 12
1．3．2 指令类别 13
1．3．3 指令与程序的执行 14
1．3．4 程序执行过程兴例 15
1．4 高档微机中应用的现代先进计算要技术 16
1．4．1 微程序控制技术 17
1．4．2 流水线拭技术 17
1．4．4 虚拟存储器技术 18
1．4．3 高速缓冲存储器技术 18
1．4．5 乱序执行技术 19
1．5 典型的微型计算机系统 19
1．5．1 INM PC系列微机系统简介 19
1．5．2 386/486微机系统的硬件特点 25
思考题与习题 29
第二章 中央处理器处指令系统 31
2．1 Intel系列中内处理器 31
2．1．1 Intel 8088/8086/80286/80386CPU 31
2．1．2 Intel 80486CPU体系结构 34
2．2 80486的寻址方式 44
2．2．1 数据类型 44
2．2．2 寻址方式 45
2．3 80486的指令系统 48
2．3．1 概述 48
2．3．3 指令系统 49
思考题与习惯 79
第三章 汇编语言程序设计基础 81
3．1 泄编语言的功能与特点 81
3．2．1 一个源程序样例 82
3．2 泄编语言格式 82
3．2．2 语句格式 83
3．3 伪指令与宏 88
3．3．1 段结构的定义 88
3．3．2 数据定义与存储分配 90
3．3．3 过程、宏和模块程序设计 93
3．4 汇编语言程序设计入门 96
3．4．1 概述 96
3．4．2 汇编语言程序设计术及举例 98
3．4．3 子程序设计与参数传送技术 105
3．4．4 常用DOS功能调用 108
3．4．5 汇编语言程序举例 110
思考题与习题 120
第四章 总线与总线标准 122
4．1 有关总线的基本概念 122
4．1．1 总线和总线操作 122
4．1．2 总结分组及功能 122
4．1．3 总线周期与指令周期、时钟周期的关系 123
4．2 总线判决 124
4．1．4 总线时序 124
4．2．1 “菊花链”判决 125
4．2．2 并行判决 128
4．2．3 关串行二维判决 128
4．3 总线握手 129
4．3．1 同步总线协定 130
4．3．2 导步总线协定 133
4．3．3 半同步总结协定 135
4．3．4 周期分裂式总线协定 137
4．4．1 总线标准概述 138
4．4 决线接口标准 138
4．4．2 ISA 总线 141
4．4．3 EISA总线 147
4．4．4 PCI总线 149
思考题与习题 157
第五章 存储器 159
5．1 概述 159
5．1．1 分级存储器系统结构 159
5．1．2 半导体存储器的分类 161
5．1．3 存储器芯片的选取用原则 161
5．2．1 EPROM的接口特性 164
5．2．2 E2PROM的接口特性 164
存储芯片与CPU的接口特性 164
5．2．3 SRAM的接口特性 168
5．2．4 DRAM的接口特性 169
5．3 存储器系统的构成原理 174
5．3．1 存储器片选控制方法 176
5．3．2 地址分配与地址设置 179
5．3．3 读写控制线与数据总线的连接 183
5．3．4 动态存储器接口 185
5．4 高速缓冲存储器（Cache）工作原理 189
5．4．1 高速缓冲存储器概述 190
5．4．2 地址索引机构 191
5．4．3 存储吕内容的改写 192
5．5 80486 的存储器结构与存储管理 201
5．6．1 存储器组织结构 201
5．6．2 存储器工作方式及管理 206
5．6．3 存储器管理软件 208
思考题与习题 210
第六章 输入输出接口 212
6．1 I/O接口慨述 212
6．1．1 I/O设备与I/O接口 212
6．1．2 接口分类 213
6．1．3 接口的基本功能与基本结构 214
6．2 I/O端口的编址方式 216
6．2．1 存储器映象方式 217
6．2．2 隔离I/O方式 217
6．2．3 80486的I/O端口编址方式 218
6．3 I/O同步控制方式 223
6．3．1 概述 223
6．3．2 程序查询式控 224
6．3．3 中断驱动式控制 226
6．3．5 专用I/O处理机控制 227
6．3．4 直接存储器存取式控制 227
思考题与习题 228
第七章 中断与中断控制 230
7．1 概述 230
7．1．1 中断概念 230
7．1．2 中断源 231
7．1．3 中断优先级与中断嵌套 231
7．1．4 CPU响应中断的条件 231
7．1．5 中断处理过程 232
7．2．1 程序查询式识别与判优 234
7．2 中断源的识别与判断 234
7．2．2 中断向量式主只别与判式 235
7．3 8295A可编程中断控制器 236
7．3．1 8295A的内部结构与引脚功能 237
7．3．2 8259A的中断工作过程 239
7．3．3 8259A的编程 240
7．4 8036/80486CPU的中断机理 254
7．4．1 中断类型 255
7．4．2 中断向量与由断向量分配 257
7．4．4 中断/异常处理过程 259
7．4．3 各类中断/异常处理过程 259
7．5 80X86 微机的硬件中断控制逻辑 260
7．5．1 PC/XT机的硬件中断控制逻辑 260
7．5．2 PC/AT机的硬件中断控制逻辑 261
7．5．3 80386/80486微机的中断控制逻辑 262
思考与习题 262
第八章 DMA与DMA控制 266
8．1 概述 266
8．2 DMAC占用总线的方式 267
8．2．1 使CPU暂时放弃总线控制权的方式 267
8．2．3 窃停CPU空闲时间的方式 268
8．2．2 暂停CPU时钟脉冲的方式 268
8．3．1 基本功能 269
8．3．2 典型结构 269
8．3 DMAC的基本功能和结构 269
8．4 DMA传送的控制原理 271
8．5 DMAC的工作方式 272
8．5．1 工作状态 272
8．5．2 操作类型 274
8．5．3 操作方式 275
8．6．1 主要功能和特性 276
8．6 DMA控制器8237A-5 276
8．6．2 内部结构和引脚信号 277
8．6．3 8237A-5的操作时序 285
8．6．4 8237A-5的初始化 286
8．7 8237A-5在80×86微机中的应用 288
8．7．1 硬件逻辑结构 288
8．7．2 ROM-BIOS对DMA系统的编程 291
思考题与练习题 297
参考文献 297