第一章 数制与编码 1
1.1 进位计数制 1
目录 1
1.2 数制转换 3
1.2.1 任意进制数转换成十进制数 4
1.2.2 十进制数转换成任意进制数 4
1.2.3 任意两种进位制之间数的转换 7
1.3 带符号数的代码表示 7
1.3.1 原码 8
1.3.2 反码 8
1.3.4 原码、反码和补码的加、减运算 9
1.3.3 补码 9
1.3.5 十进制数的补数 12
1.4 数的定点和浮点表示 13
1.5 数字和字符的代码表示 14
习题一 19
第二章 布尔代数基础 19
2.1 “或”、“与”、“非”运算的基本定义 19
2.2 布尔代数的公理、定理和规则 21
2.2.1 布尔代数的公理和基本定理 21
2.2.2 布尔代数的重要规则 24
2.3.1 函数的“积之和”与“和之积”表示形式 25
2.3 布尔函数的基本形式 25
2.3.2 函数的标准“积之和”与标准“和之积”表示形式 26
2.4 布尔函数的简化 30
2.4.1 代数简化法 30
2.4.2 图解简化法——卡诺图简化法 32
2.5 布尔函数的实现 40
2.5.1 用“与非”门实现布尔函数 41
2.5.2 用“或非”门实现布尔函数 42
2.5.3 用“与或非”门实现布尔函数 44
2.5.4 用“异或”门实现布尔函数 45
3.1 组合逻辑电路的分析 49
习题二 49
第三章 组合逻辑电路 49
3.2 组合逻辑电路的设计 51
3.2.1 单输出组合逻辑电路的设计 52
3.2.2 多输出组合逻辑电路的设计 56
3.3 组合逻辑电路的险象 67
习题三 72
第四章 同步时序逻辑电路 72
4.1 概述 72
4.2.1 R—S触发器 73
4.2 触发器 73
4.2.2 J—K触发器 76
4.2.3 T触发器 78
4.2.4 D触发器 78
4.3 状态图和状态表 81
4.4 同步时序逻辑电路的分析 83
4.5 同步时序逻辑电路的设计 89
4.5.1 形成原始状态图和状态表 89
4.5.2 状态简化 94
4.5.3 状态分配 107
4.5.4 列激励函数和输出函数及画逻辑电路图 110
4.6 同步时序逻辑电路设计举例 112
习题四 125
第五章 异步时序逻辑电路 125
5.1 概述 125
5.2 异步时序逻辑电路的分析 126
5.3 异步时序逻辑电路的设计 132
5.3.1 建立原始流程表 132
5.3.2 原始流程表的简化 134
5.3.3 状态分配 136
5.4 异步时序逻辑电路的竞争与险象 138
5.4.1 通过状态分配避免竞争 140
5.4.2 增加过渡状态避免竞争 141
5.4.3 利用非临界竞争避免临界竞争 142
5.4.4 本质险象的产生与消除 143
5.5 异步时序逻辑电路设计举例 145
习题五 153
第六章 中、大规模集成电路与逻辑设计 153
6.1 二进制并行加法器 153
6.2 十进制加法器 157
6.3 数值比较器 158
6.4 译码器和编码器 163
6.5 寄存器和计数器 167
6.6 多路选择器和多路分配器 171
6.7 只读存贮器（ROM） 177
6.8 可编程序逻辑阵列（PLA） 182
习题六 189
第七章 数字系统设计 189
7.1 概述 189
7.2 寄存器传送语言 189
7.3 小型数字系统的设计 195
7.4 简易计算机的设计 207