第一章 概述 1
1.1 32位体系结构 1
1.2 高性能实现 1
1.3 虚拟存储器支持 3
1.4 可构造性保护机制 3
1.5 扩展的调试支持 3
1.6 目标码兼容性 4
1.7 小结 4
第二章 应用体系结构 5
2.1 寄存器 5
2.1.1 通用寄存器 5
2.1.2 标志和指令指针 5
2.1.3 数字协处理器寄存器 5
2.2 存储器与逻辑寻址 7
2.2.1 段 7
2.2.2 逻辑地址 7
2.2.3 段和描述信息寄存器 8
2.2.4 寻址方式 9
2.3 数据类型和指令 10
2.3.1 主要数据类型 10
2.3.2 数字协处理器数据类型 11
2.3.3 其它指令 12
第三章 系统结构 14
3.1 系统寄存器 14
3.2 多道任务 14
3.2.1 任务状态段 15
3.2.2 任务切换 15
3.3 寻址 16
3.3.1 地址转换概述 16
3.3.2 段 17
3.3.3 页 19
3.3.4 虚存 21
3.4 保护 22
3.4.1 特权 22
3.4.2 特权指令 23
3.4.3 段保护 23
3.4.4 页保护 24
3.5 系统调用 24
3.6 中断和意外 26
3.6.1 中断描述符表 26
3.6.2 调试意外和寄存器 27
3.7 输入/输出 28
第四章 结构的兼容性 29
4.1 80286的兼容性 29
4.2 实方式和虚拟86方式 29
第五章 硬件实现 32
5.1 内部结构设计 32
5.2 外部接口 33
5.2.1 时钟 34
5.2.2 数据和地址总线 34
5.2.3 总线周期定义（信号） 35
5.2.4 总线周期控制 35
5.2.5 动态总线宽度 37
5.2.6 处理器状态和控制 37
5.2.7 协处理器控制 39