第1章 EDA技术概述 1
1.1EDA技术的发展历程 1
1.2应用EDA技术的设计特点 3
1.3EDA工具软件结构 4
第2章 可编程逻辑器件 7
2.1可编程逻辑器件概述 7
2.2Altera公司的可编程逻辑器件 7
2.2.1MAX系列器件 9
2.2.2FLEX系列器件 11
2.2.3Cyclone系列器件 12
2.2.4ACEX1K系列器件 15
2.2.5StratixTM系列器件 15
2.2.6ArriaTMGX系列器件 22
2.2.7ExcaliburTM系列器件 23
2.3其他可编程逻辑器件 23
2.3.1Xilinx公司的器件产品 24
2.3.2Lattice公司的器件产品 25
第3章 QuartusⅡ7.2简介 27
3.1QuartusⅡ7.2的设计步骤 27
3.2QuartusⅡ7.2的安装 28
3.2.1QuartusⅡ7.2的版本分类 28
3.2.2QuartusⅡ7.2的安装要求 29
3.2.3QuartusⅡ7.2的安装过程 30
3.2.4第一次运行QuartusⅡ7.2 36
3.3QuartusⅡ7.2的结构和工作环境 37
3.3.1QuartusⅡ7.2的结构 37
3.3.2QuartusⅡ7.2的工作环境 37
第4章 图形输入设计方法 45
4.14位加法器设计实例 45
4.1.14位加法器逻辑设计 45
4.1.2半加器模块设计过程 47
4.1.3全加器模块设计过程 63
4.1.44位加法器的设计过程 65
4.2宏功能模块及其使用 75
4.2.1时序电路宏模块 75
4.2.2运算电路宏模块 82
4.2.32位十进制数字位移测量仪设计实例 85
4.3LPM宏模块及其使用 107
4.3.1参数化时序单元宏模块 107
4.3.2参数化运算单元宏模块 111
4.3.3参数化存储器宏模块 116
4.3.4其他模块 123
4.3.5参数化宏模块的使用方法 123
第5章 文本输入设计方法 130
5.1文本输入界面 130
5.2用VHDL实现8位加法器设计 131
第6章 VHDL入门 136
6.1VHDL的结构 136
6.1.1实体 137
6.1.2结构体 139
6.1.3VHDL库 141
6.1.4VHDL程序包 143
6.1.5配置 145
6.2VHDL的词法元素 147
6.2.1分界符 147
6.2.2标识符 147
6.2.3注释 149
6.2.4字符文字 150
6.3VHDL的数据对象 152
6.4VHDL的数据类型 153
6.4.1VHDL标准程序包STANDARD中定义的数据类型 154
6.4.2用户定义的数据类型 156
6.4.3IEEE预定义标准逻辑位与矢量 159
6.4.4VHDL的类型转换 160
6.5VHDL的操作符 161
6.5.1逻辑（LOGICAL）操作符 162
6.5.2算术（ARITHMETIC）操作符 162
6.5.3关系（RELATIONAL）操作符 163
6.5.4并置（CONCATENATION）操作符 164
6.5.5操作符的优先级 165
6.6VHDL的语法基础 165
6.6.1并行语句 165
6.6.2顺序语句 181
第7章 常见逻辑单元的VHDL描述 197
7.1组合逻辑单元的VHDL描述 197
7.1.1基本逻辑门的VHDL描述 197
7.1.2编码器、译码器和多路选通器的VHDL描述 201
7.1.3加法器和求补器的VHDL描述 205
7.1.4三态门及总线缓冲器 208
7.2时序电路的VHDL描述 211
7.2.1时钟信号和复位信号 211
7.2.2触发器 214
7.2.3寄存器 218
7.2.4计数器 223
7.3存储器的VHDL描述 231
7.3.1存储器的数据初始化 231
7.3.2ROM（只读存储器）的VHDL描述 231
7.3.3RAM（随机存储器）的VHDL描述 233
7.3.4先进先出（FIFO）堆栈的VHDL描述 234
第8章 有限状态机设计 237
8.1有限状态机的优点及转移图描述 237
8.1.1有限状态机的优点 237
8.1.2有限状态机的转移图描述 238
8.2有限状态机的VHDL描述 239
8.2.1状态说明 240
8.2.2主控时序进程 240
8.2.3主控组合进程 241
8.2.4辅助进程 242
8.3有限状态机编码 243
8.3.1状态位直接输出型编码 243
8.3.2顺序编码 245
8.3.3一位热码编码（OneHotEncoding） 245
8.4有限状态机剩余状态码的处理 246
8.5有限状态机设计实例 246
第9章 VHDL设计实例 251
9.1SPI接口的VHDL实现 251
9.1.1SPI接口介绍 251
9.1.2移位寄存器编程 253
9.1.3SPI主从选择模块编程 257
9.1.4时钟信号发生模块 259
9.1.5SPI接口控制管理模块 261
9.1.6顶层设计VHDL描述 268
9.2URAT接口的VHDL实现 272
9.2.1UART接口介绍 272
9.2.2UART顶层的模块划分和VHDL描述 272
9.2.3波特率发生模块分析与VHDL描述 275
9.2.4UART发送模块程序与仿真 277
9.2.5UART接收模块分析及其VHDL描述 280
9.3ASK调制解调器的VHDL实现 283
9.3.1ASK调制器的VHDL描述 283
9.3.2ASK解调器的VHDL描述 284
第10章 设计中的常见问题 287
10.1信号毛刺的产生及消除 287
10.1.1信号毛刺的产生 287
10.1.2信号毛刺的解决方法 289
10.2时钟问题 293
10.2.1信号的建立和保持时间 293
10.2.2全局时钟 293
10.2.3门控时钟 294
10.2.4多时钟系统 295
10.3复位和清零信号 296
第11章 FPGA／CPLD器件的硬件连接 297
11.1编程工艺及方式介绍 297
11.2ByteBlaster下载电缆 297
11.3JTAG方式编程和配置 299
11.4PS配置方式 301
11.5使用专用配置器件配置FPGA 305
参考文献 307