第1章 MOS晶体管的结构与工作 1
1.1 CMOS器件的特点与种类 1
1.2 MOS晶体管的工作原理 2
1.2.1 MOS晶体管的结构与符号 2
1.2.2 MOS晶体管的工作原理 4
1.2.3 PMOS晶体管 8
1.2.4 夹断与沟道长度调制 11
1.3 模拟电路中的衬底偏置效应 14
1.3.1 当源极—基底间加偏置时，阈值电压变化 14
1.3.2 加反向偏置时，阈值电压上升 15
1.4 MOS晶体管的噪声 16
1.4.1 沟道电阻产生的热噪声 16
1.4.2 闪烁噪声（1/f噪声） 17
1.4.3 PMOS晶体管的1/f噪声小 18
1.4.4 降低1/f噪声的要点 18
第2章 MOS器件的小信号等效电路 19
2.1 小信号等效电路 19
2.1.1 三个小信号参数gm、gmb、go 19
2.1.2 在强反型状态下饱和区中的工作 20
2.1.3 源区与基底等电位时 21
2.2 弱反型状态下的漏极电流 22
2.2.1 漏极电流与VGS呈指数关系 22
2.2.2 弱反型区与强反型区的分界 24
2.3 耗尽型晶体管 25
2.3.1 增强型是基本的MOS晶体管 25
2.3.2 耗尽型—即使VGS＝0V也有漏极电流流动的器件 25
第3章 MOS放大电路基础 27
3.1 基本放大电路 27
3.1.1 源极接地放大电路 27
3.1.2 栅极接地放大电路 31
3.1.3 漏极接地放大电路 31
3.2 栅源放大电路 32
第4章 放大电路的频率特性 35
4.1 滤波器的特性 35
4.2 决定频率特性的要素 36
4.2.1 输出端一侧的低通滤波特性 36
4.2.2 高频截止频率wpo 37
4.2.3 输入端的滤波特性 38
4.2.4 信号通过输入输出间电容的传输 39
4.3 放大电路的频率特性 39
4.3.1 源极接地放大电路的频率特性 40
4.3.2 栅源放大电路的频率响应特性 40
第5章 模拟电路的噪声 43
5.1 噪声传播的要素 43
5.1.1 通过寄生电容混入的噪声 43
5.1.2 通过寄生电感混入的噪声 45
5.1.3 通过寄生（基底）电阻混入的噪声 46
第6章 差动放大电路 49
6.1 差动放大电路 49
6.2 差动电压增益与同相电压增益 51
6.3 差动放大电路的容许输入范围 53
第7章 偏置电路与参考电源电路 55
7.1 基本电流源电路 55
7.2 栅源电流源电路 56
7.3 低电源电压用电流源电路 58
7.4 参考电压源电路 59
7.5 参考电流源电路 63
第8章 比较电路 65
8.1 采样—保持电路 66
8.1.1 理想的采样—保持电路的基本动作 66
8.1.2 实际的采样—保持电路的问题 66
8.2 放大器与锁存电路的瞬态响应特性 68
8.2.1 放大电路的瞬态响应特性 68
8.2.2 锁存电路的瞬态响应特性 70
8.3 前置放大器与锁存电路组合的高速比较器 71
8.4 高速锁存电路消除失调的方法 72
8.5 比较器的输出缓冲电路 73
第9章 OP放大器电路 75
9.1 2级结构的CMOS OP放大器 75
9.1.1 基本电路是差动放大十源极接地 75
9.1.2 没有相位补偿时会产生振荡 77
9.1.3 相位补偿电容器利用米勒效应 78
9.1.4 两个极点相互远离—极点分隔 80
9.1.5 给CC串联RC的效果 82
9.2 AB级输出电路 86
9.2.1 源极接地电路中的负载驱动 86
9.2.2 基于CMOS的一般的AB级输出电路 87
9.2.3 漏极接地（源极跟随器）AB级输出电路 89
9.3 OP放大器的其他重要特性 90
9.3.1 输入失调电压 90
9.3.2 同相输入电压范围 91
9.3.3 共模抑制比（CMRR） 94
9.3.4 转换速率 96
9.4 单级CMOS OP放大器 98
9.4.1望远镜式OP放大器 98
9.4.2折叠式栅源OP放大器 99
第10章 CMOS逻辑电路的基本结构 103
10.1 CMOS反相器 104
10.1.1 CMOS反相器的结构 104
10.1.2 CMOS反相器的特性 105
10.1.3 逻辑阈值电压 106
10.1.4 过渡区中的输出电压 107
10.1.5 电阻近似 107
10.2 CMOS的特点 108
10.2.1 功耗低 108
10.2.2 能够在低电压下工作/工作电压范围宽 109
10.2.3 噪声余量大 110
10.2.4 容易集成化 111
10.2.5 输入阻抗高 112
10.2.6 基于输入电容的暂存记忆 113
10.3 基本逻辑电路 114
10.4 正逻辑与负逻辑 114
10.5 基本电路 115
10.5.1 反相器 115
10.5.2 NAND门 116
10.5.3 NOR门 117
10.5.4 AND，OR门 117
10.5.5 传输门 118
10.5.6 时钟脉冲门 118
10.5.7 Exclusive OR，NOR门 119
10.5.8 触发器 119
10.6 CMOS的保护电路 119
10.6.1 输入保护电路 119
10.6.2 输出的保护 120
10.6.3 电源/GND浮动时的保护 121
第11章 CMOS器件的种类与特征 123
11.1 CMOS标准逻辑 123
11.2 存储器 126
11.2.1 ROM 127
11.2.2 RAM 129
第12章 标准逻辑IC的功能与使用方法 133
12.1 组合逻辑电路 133
12.1.1 门电路 133
12.1.2 门电路的应用例 134
12.1.3 特殊门 142
12.1.4 开路漏极 145
12.1.5 模拟开关 148
12.1.6 总线缓冲器 150
12.1.7 双向总线缓冲器 151
12.1.8 总线缓冲器与总线的连接 152
12.1.9 多路转换器/逆多路转换器/选择器 153
12.1.10 在多变数1输出逻辑电路中的应用 154
12.1.11 译码器/编码器 155
12.1.12 使用译码器的CPU周边LSI的选择 157
12.2 时序逻辑电路 158
12.2.1 锁存器 158
12.2.2 锁存器的应用例 160
12.2.3 总线数据的暂存记忆 161
12.3 触发器 162
12.3.1 触发器的动作 162
12.3.2 触发器的应用例 165
12.3.3 总线的数据分配&保持电路 166
12.3.4 计数器 167
12.3.5 计数器的串级连接例 168
12.3.6 移位寄存器 171
12.3.7 移位寄存器的应用例 173
12.3.8 单稳多谐振荡器 176
12.3.9 单稳多谐振荡器的应用例 180
第13章 CMOS逻辑IC的接口技术 181
13.1 CMOS器件的电学特性 181
13.2 CMOS器件的接口 184
13.3 CMOS器件的标准接口 185
13.3.1 CMOS的输入输出特性 185
13.3.2 CMOS电平与TTL电平 186
13.3.3 CMOS电平的趋势 188
13.4 接口技术 189
13.4.1 扇出端数 189
13.4.2 三态输出与输出冲突 192
13.4.3 上冲/下冲，反射，激振噪声 194
13.4.4 线连“或”电路与从低电压向高电压的电平变换 196
13.5 电压变换接口 196
13.5.1 从高电压向低电压变换的接口 196
13.5.2 输出的容忍功能 198
13.5.3 从低电压向高电压的接口 198
13.5.4 高→低/低→高双向电压变换接口 201
13.6 危险 202
13.6.1 危险引起的麻烦 202
13.6.2 晶体管与CMOS逻辑的接口 205
13.6.3 高速接口（单端与差动传送） 208
13.6.4 单端 209
13.6.5 差动传送（异动） 210
第14章 CMOS器件的失效模式 213
14.1 器件自身的失效 213
14.2 失效模式 214
14.3 外来因素引起的失效 215
14.3.1 ESD引起的损伤 215
14.3.2 闩锁引起的损伤 218