第1章 概述 1
1.1 数字信号处理技术 1
1.2 高速数字信号处理器的发展 4
1.2.1 数字信号处理器概况 4
1.2.2 DSPs简介 7
1.2.3 DSPs的特点 9
1.2.4 DSP的性能及其评估标准 11
1.2.5 现代DSPs的结构 13
1.2.6 DSPs的发展趋势 14
1.3 数字信号处理系统设计与开发 15
1.3.1 DSPs系统构成 15
1.3.2 DSPs的选择 16
1.3.3 高速数字电路设计 19
1.3.4 高速数字电路调试 20
参考文献 20
第2章 数字信号处理器结构 22
2.1 处理器 22
2.1.1 处理器构成 22
2.1.2 复杂指令集和精简指令集处理器 24
2.1.3 高速数字信号处理器C6x系列的结构 25
2.2 指令控制单元和流水线 26
2.2.1 指令控制单元 26
2.2.2 指令流水线 26
2.3 处理单元及数据通道 33
2.3.1 算术逻辑单元 33
2.3.2 TMS320C6000的功能单元和数据通路 36
2.4 总线和存储器结构 39
2.4.1 冯·诺依曼结构和哈佛结构 39
2.4.2 提高存储器带宽技术 43
2.4.3 存储器的层次结构 47
2.5 高速缓冲存储器Cache 47
2.5.1 存储系统原理 47
2.5.2 Cache存储系统及其基本工作原理 48
2.5.3 Cache映射方式 50
2.5.4 Cache替换策略 52
2.5.5 Cache的性能分析 53
2.5.6 TMS320C64x DSPs的两级Cache结构 54
2.6 传统DSPs结构 56
2.7 VLIW结构 58
2.8 SIMD结构 62
2.8.1 处理器的Flynn分类 62
2.8.2 SIMD处理器结构模型 63
2.8.3 ADSP21160和TigerSHARC的SIMD结构 64
2.9 中断机制 67
2.9.1 中断类型和中断信号 67
2.9.2 中断响应和控制 68
2.9.3 DSPs循环程序流控制 70
参考文献 70
第3章 DSP软件编程 72
3.1 指令系统 72
3.1.1 指令系统的基本概念 72
3.1.2 具有DSP特点的指令 75
3.1.3 TMS320C6000的指令系统 77
3.2 DSPs软件开发集成环境 82
3.2.1 概述 82
3.2.2 代码开发工具 84
3.2.3 代码调试工具 85
3.2.4 实时操作系统（RTOS） 90
3.2.5 DSPs软件开发环境中的其他工具 94
3.3 DSPs软件开发工具 95
3.3.1 DSPs软件开发流程 95
3.3.2 优化编译器 96
3.3.3 汇编器 99
3.3.4 连接器 101
3.3.5 其他软件工具 104
3.3.6 TMS320C6000代码生成工具的应用 107
3.4 DSPs程序的优化 110
3.4.1 DSPs程序优化的基础 110
3.4.2 DSPs汇编程序优化 113
3.4.3 DSPs C程序优化 121
3.5 DSPs软件的开发与调试 128
3.5.1 DSPs软件的模块 128
3.5.2 MATLAB-DSPs软件开发 130
3.5.3 DSPs数据传输软件的开发 133
3.5.4 实时嵌入式DSPs软件调试 138
参考文献 143
第4章 实时系统 145
4.1 实时系统概述 145
4.1.1 实时系统的可预测性 145
4.1.2 实时系统任务的分类 146
4.1.3 实时系统的模型 147
4.2 实时调度方法 151
4.2.1 时钟驱动方法 151
4.2.2 优先级驱动方法 154
4.2.3 加权轮转方法 159
4.3 实时操作系统 163
4.3.1 DSP/BIOS 163
4.3.2 VxWorks 166
4.4 实时系统设计 168
参考文献 171
第5章 数字信号处理器系统硬件设计 172
5.1 最小DSPs系统 172
5.1.1 最小配置DSPs系统和自加载 172
5.1.2 DSPs管脚和模式设置 173
5.2 CPU外部总线 174
5.2.1 CPU总线及访问时序 174
5.2.2 总线协议 176
5.2.3 直接存储器访问DMA 177
5.3 模数转换器ADC 179
5.3.1 离散化和数字化 179
5.3.2 ADC的性能指标及其测试 180
5.3.3 ADC与DSPs的接口 187
5.4 DSPs存储器接口设计 190
5.4.1 存储器的组成和分类 190
5.4.2 永久存储存储器 192
5.4.3 静态随机访问存储器（SRAM） 195
5.4.4 动态随机访问存储器（DRAM） 198
5.4.5 DSPs与存储器接口设计 201
5.5 输入／输出接口 208
5.6 外设 209
5.6.1 定时器 209
5.6.2 多通道缓冲串口 210
5.6.3 主机接口 213
5.7 专用数字信号处理器技术 214
5.7.1 加法器结构 215
5.7.2 乘法器结构 217
5.7.3 除法 221
5.7.4 FFT处理器结构 225
5.7.5 VLSI阵列处理技术 227
参考文献 229
第6章 嵌入式处理系统 231
6.1 嵌入式计算系统概述 231
6.2 嵌入式处理系统设计 232
6.2.1 嵌入式系统设计流程 232
6.2.2 软硬件协同设计 236
6.2.3 折中设计 239
6.3 并行计算机的组织结构模型 241
6.4 嵌入式处理系统互连技术 243
6.4.1 分布式嵌入系统 243
6.4.2 互连拓扑结构简介 245
6.4.3 底板总线技术 246
6.4.4 点对点和交叉开关网技术 250
6.4.5 新一代互连规范和技术 251
6.5 多DSP处理器系统 257
6.5.1 按功能划分的串行多DSP处理器系统 257
6.5.2 按数据划分的并行多DSP处理器系统 259
6.5.3 数据共享紧耦合簇多DSP处理器系统 260
6.5.4 数据链接分布式多DSP处理器系统 262
6.5.5 异构分布式多处理器系统 263
参考文献 266
第7章 高速数字电路的设计与实现 267
7.1 高速电路的特点 267
7.2 信号完整性 268
7.2.1 概述 268
7.2.2 传输线理论 269
7.2.3 反射及端接技术 273
7.2.4 串扰及其改善 282
7.2.5 地弹及其改善 288
7.3 电路的调试与测试 291
7.3.1 测试的基本概念 292
7.3.2 电路的可测性 293
7.3.3 JTAG测试电路 295
7.3.4 测量仪器 298
7.4 电路板级设计 303
7.4.1 电路板级设计流程与仿真验证 303
7.4.2 用PADS软件进行电路板设计 309
7.4.3 电路板设计中EDA工具 313
7.4.4 电源和热设计 314
参考文献 317
第8章 C6000 DSPs处理器及其应用举例 319
8.1 C6000系列DSPs简介 319
8.1.1 C6000 DSPs的特点 319
8.1.2 C6000 DSPs的比较 321
8.1.3 C6000 DSPs的应用 323
8.2 C6000的最小系统设计 323
8.2.1 功能设置 324
8.2.2 电源设计 325
8.2.3 时钟设计 330
8.2.4 复位电路设计 332
8.2.5 JTAG电路设计 332
8.2.6 程序ROM设计 334
8.3 C6000应用实例 335
8.3.1 数据采集预处理板 335
8.3.2 双C6416并行信号处理板 337
8.3.3 基于CPCI的模块化雷达信号处理机 339
参考文献 345
缩略语表 346