第1章 微处理器的发展历程 1
1.1 引言 1
1.2 晶体管 2
1.3 集成电路 8
1.4 微处理器 10
1.5 摩尔定律 13
1.6 晶体管尺寸缩小 14
1.7 互连尺寸缩小 17
1.8 微处理器尺寸缩小 20
1.9 摩尔定律的未来 21
1.9.1 多阈值电压 22
1.9.2 绝缘体上硅 22
1.9.3 应力硅 23
1.9.4 高K值栅极电介质 23
1.9.5 改善的互连线 23
1.9.6 双栅极/三栅极 23
1.10 总结 24
复习题 24
参考文献 25
第2章 计算机部件 27
2.1 引言 27
2.2 总线标准 28
2.3 芯片组 29
2.4 处理器总线 32
2.5 主存储器 34
2.6 视频适配器（图形卡） 37
2.7 存储设备 39
2.8 扩展卡 40
2.9 外设总线 42
2.10 主板 43
2.11 基本输入输出系统 46
2.12 存储器分层结构 47
2.13 总结 51
复习题 52
参考文献 52
第3章 设计规划 53
3.1 引言 53
3.2 处理器路标 55
3.3 设计类型和设计时间 59
3.4 产品成本 63
3.5 总结 68
复习题 69
参考文献 69
第4章 计算机架构 71
4.1 引言 71
4.2 指令 73
4.3 计算指令 74
4.4 数据传输指令 77
4.5 流程控制指令 83
4.6 指令编码 85
4.7 CISC与RISC 87
4.8 RISC与EPIC 88
4.9 近期x86扩展 91
4.10 总结 92
复习题 92
参考文献 93
第5章 微处理器架构 95
5.1 引言 95
5.2 流水线 96
5.3 高性能设计 100
5.4 性能评估 102
5.5 微处理器架构的关键技术 106
5.5.1 缓存存储器 107
5.5.2 缓存一致性 110
5.5.3 分支预测 112
5.5.4 寄存器重命名 114
5.5.5 微指令和微码 115
5.5.6 重新排序、隐退以及重演 117
5.5.7 指令寿命 119
5.6 总结 125
复习题 125
参考文献 126
第6章 逻辑设计 127
6.1 引言 127
6.2 硬件描述语言 128
6.3 设计自动化 130
6.4 前硅验证 132
6.5 逻辑最小化 135
6.5.1 组合逻辑 135
6.5.2 卡诺图 137
6.5.3 时序逻辑 141
6.6 总结 145
复习题 145
参考文献 146
第7章 电路设计 147
7.1 引言 147
7.2 MOSFET特性 148
7.3 CMOS逻辑门 153
7.3.1 晶体管尺寸 156
7.3.2 时序逻辑 160
7.3.3 电路检查 163
7.3.4 时序 163
7.3.5 噪声 167
7.3.6 功耗 171
7.4 总结 173
复习题 174
参考文献 174
第8章 版图 175
8.1 引言 175
8.2 创建版图 176
8.3 版图密度 180
8.4 版图质量 185
8.5 总结 190
复习题 191
参考文献 191
第9章 半导体制造 193
9.1 引言 193
9.2 晶片制造 194
9.3 增层 196
9.3.1 掺杂 196
9.3.2 沉积 199
9.3.3 热氧化 201
9.3.4 平坦化 202
9.4 光刻 203
9.4.1 掩膜 204
9.4.2 波长与光刻 206
9.5 刻蚀 208
9.6 CMOS工艺流程范例 210
9.7 总结 219
复习题 221
参考文献 221
第10章 微处理器封装 223
10.1 引言 223
10.2 封装层次 224
10.3 封装设计选择 227
10.3.1 引脚数量和引脚配置 227
10.3.2 引脚类型 228
10.3.3 衬底类型 230
10.3.4 芯片黏着 234
10.3.5 退耦电容 235
10.3.6 热阻抗 236
10.3.7 多芯片模型 238
10.4 组装流程实例 239
10.5 总结 242
复习题 242
参考文献 243
第11章 硅片的调试和测试 245
11.1 引言 245
11.2 可测性设计电路 246
11.3 流片后验证 250
11.4 验证平台和测试 251
11.5 漏洞的一生 252
11.6 硅片的调试 254
11.7 硅片的测试 259
11.8 总结 261
复习题 262
参考文献 263
术语表 265