第1章 正交频分复用系统的基本原理 1
1.1 无线通信系统 1
1.2 OFDM系统发展历史与现状 3
1.2.1 发展历史 3
1.2.2 应用现状 3
1.3 OFDM系统的基本原理 4
1.3.1 OFDM系统的数学模型 4
1.3.2 FFT在OFDM系统中的应用 6
1.3.3 保护间隔与循环前缀 7
1.3.4 OFDM系统架构 8
1.4 OFDM系统的主要特点 10
第2章 应用OFDM技术的一个典型协议—IEEE 802.11a协议 13
2.1 无线局域网标准概述 13
2.2 IEEE802.11无线局域网的介质访问控制（MAC） 15
2.3 IEEE802.11a物理层协议 16
2.3.1 主要参数 16
2.3.2 物理层协议数据单元（PPDU）帧结构 18
2.3.3 信道构成 25
第3章 OFDM基带处理器总体架构 28
3.1 IEEE 802.11a基带处理器的发射端总体结构 28
3.2 IEEE 802.11a基带处理器接收部分总体架构 30
3.3 基带处理器的工作时钟 31
3.3.1 工作时钟分析 31
3.3.2 Spartan-3E DCM模块结构 32
3.3.3 工作时钟生成模块的实现 33
3.4 数据格式 35
第4章 OFDM发射机设计与实现 36
4.1 训练序列的生成 37
4.1.1 短训练序列结构 37
4.1.2 长训练序列结构 38
4.1.3 训练序列的生成方法 39
4.1.4 训练序列生成模块的实现 42
4.2 发射机Symbol生成过程 45
4.2.1 发射机的信号处理流程 45
4.2.2 Signal符号生成过程 46
4.2.3 Data Symbol生成过程 47
4.3 扰码模块 48
4.3.1 扰码原理及设计方法 48
4.3.2 扰码模块的实现 49
4.4 信道编码 51
4.4.1 线性分组码 51
4.4.2 循环码 51
4.4.3 BCH码 52
4.4.1 卷积码 52
4.4.5 删余 53
4.4.6 多码速卷积编码 54
4.4.8 多码速卷积码硬件结构与实现 54
4.5 交织 60
4.5.1 分组交织器原理 60
4.5.2 卷积交织器原理 60
4.5.3 802.11a中的交织 61
4.6 Data符号调制—16QAM 66
4.6.1 OFDM中的调制 66
4.6.2 QAM（正交幅度调制） 66
4.6.3 16QAM 67
4.6.4 模块实现 68
4.7 导频插入 70
4.7.1 导频的位置和极性 70
4.7.2 导频插入模块的硬件结构 71
4.7.3 导频插入模块的实现 72
4.8 IFFT/FFT 75
4.8.1 IFFT/FFT原理 75
4.8.2 基22DIF FFT的硬件结构 80
4.8.3 运用IP Core实现IFFT/FFT 81
4.9 循环前缀与加窗处理 88
4.9.1 循环前缀 88
4.9.2 加窗 90
4.9.3 模块实现 91
4.10 发射机主控单元 94
4.10.1 主控单元的工作任务 94
4.10.2 主控单元的状态机设计 94
第5章 OFDM接收机同步 100
5.1 引言 100
5.2 IEEE 802.11a中的同步 100
5.3 分组检测 101
5.3.1 分组检测常用算法 101
5.3.2 延时相关加长度保持算法的硬件结构 106
5.3.3 分组检测的实现 115
5.4 载波同步 117
5.4.1 载波同步的时域和频域方法 117
5.4.2 载波同步时域算法的硬件结构 119
5.4.5 载波同步的实现 130
5.5 符号同步 132
5.5.1 符号同步的原理 133
5.5.2 符号同步算法的简化 133
5.5.3 符号同步偏移的影响 134
5.5.4 符号同步的硬件结构 135
5.5.3 符号同步的实现 143
5.6 采样频率同步 145
5.6.1 采样频率同步的原理 145
5.6.2 采样频率同步的硬件实现 149
5.6.3 采样频率同步的实现 162
5.7 剩余相位跟踪 164
5.7.1 剩余相位跟踪的原理 165
5.7.2 剩余相位跟踪的硬件实现 166
5.7.3 剩余相位跟踪的实现 172
第6章 OFDM接收机均衡、解调与解码 176
6.1 信道估计与均衡 176
6.1.1 信道估计方法 177
6.1.2 频域上信道估计与均衡设计方法 178
6.1.3 频域信道估计与均衡的硬件实现结构 179
6.1.4 频域信道均衡的实现 184
6.2 解调 186
6.2.1 解调原理 186
6.2.2 16QAM解调的设计方法 187
6.2.3 动态星座图调整 188
6.2.4 16QAM解调的硬件实现 189
6.2.5 16QAM解调的实现 192
6.3 解交织 194
6.3.1 解交织的原理 194
6.3.2 解交织的设计 195
6.4 Viterbi译码器的设计 202
6.4.1 Viterbi译码算法的理论分析 202
6.4.2 802.11a中的Viterbi译码器设计 205
6.4.3 Viterbi译码的实现 222
6.5 解扰码 224
6.5.1 解扰原理 224
6.5.2 解扰模块的硬件设计 225
6.5.3 解扰模块的实现 227
第7章 集成开发环境ISE的使用 230
7.1 创建一个新工程 230
7.2 创建源代码文件 235
7.3 利用计数器模板向导生成设计 237
7.4 综合实现 239
7.4.1 综合 239
7.4.2 约束 240
7.4.3 实现 244
7.5 仿真 245
7.5.1 创建Testbench波形源文件 245
7.5.2 调用ModelSim进行仿真 248
7.6 下载与配置 251
7.7 片内逻辑分析仪ChipScope Pro简介 255
7.8 ChipScope Pro Core Inserter 256
7.9 ChipScope Pro Analyzer 262
附录 Spartan-3E FPGA系统开发板简介 271