第1章 网表 1
1.1 OrCAD导出Allegro网表 1
1.2 Allegro导入OrCAD网表前的准备 2
1.3 Allegro导入OrCAD网表 4
1.4 放置元器件 5
1.5 OrCAD导出Allegro网表常见错误解决方法 6
1.5.1 位号重复 6
1.5.2 未分配封装 8
1.5.3 同一个Symbol中出现Pin Number重复 8
1.5.4 同一个Symbol中出现Pin Name重复 9
1.5.5 封装名包含非法字符 9
1.5.6 元器件缺少Pin Number 10
1.6 Allegro导入OrCAD网表常见错误解决方法 10
1.6.1 导入的路径没有文件 10
1.6.2 找不到元器件封装 11
1.6.3 缺少封装焊盘 11
1.6.4 网表与封装引脚号不匹配 12
第2章 LP Wizard和Allegro创建封装 13
2.1 LP Wizard的安装和启动 13
2.2 LP Wizard软件设置 13
2.3 Allegro软件设置 14
2.4 运用LP Wizard制作SOP8封装 15
2.5 运用LP Wizard制作QFN封装 20
2.6 运用LP Wizard制作BGA封装 24
2.7 运用LP Wizard制作Header封装 29
2.8 Allegro元件封装制作流程 34
2.9 导出元件库 39
2.10 PCB上更新元件封装 39
第3章 快捷键设置 41
3.1 环境变量 41
3.2 查看当前快捷键设置 41
3.3 Script的录制与快捷键的添加 42
3.4 快捷键的常用设置方法 44
3.5 skill的使用 44
3.6 Stroke录制与使用 45
第4章 Allegro设计环境及常用操作设置 48
4.1 User Preference常用操作设置 48
4.2 Design Parameter Editor参数设置 67
4.2.1 Display选项卡设置讲解 67
4.2.2 Design选项卡设置讲解 69
4.3 格点的设置 71
4.3.1 格点设置的基本原则 71
4.3.2 Allegro格点的设置方法及技巧 72
第5章 结构 76
5.1 手工绘制板框 76
5.2 导入DXF文件 77
5.3 重叠顶、底层DXF文件 80
5.4 将DXF中的文字导入到Allegro 81
5.5 Logo导入Allegro 83
5.6 闭合的DXF转换成板框 84
5.7 不闭合的DXF转换成板框 85
5.8 导出DXF结构图 86
第6章 布局 89
6.1 Allegro布局常用操作 89
6.2 飞线的使用方法和技巧 91
6.3 布局的工艺要求 95
6.3.1 特殊元件的布局 95
6.3.2 通孔元件的间距要求 95
6.3.3 压接元件的工艺要求 96
6.3.4 相同模块的布局 96
6.3.5 PCB板辅助边与布局 99
6.3.6 辅助边与母板的连接方式：V-CUT和邮票孔 99
6.4 布局的基本顺序 101
6.4.1 整板禁布区的绘制 101
6.4.2 交互式布局 104
6.4.3 结构件的定位 108
6.4.4 整板信号流向规划 112
6.4.5 模块化布局 113
6.4.6 主要关键芯片的布局规划 114
第7章 层叠阻抗设计 115
7.1 PCB板材的基础知识 115
7.1.1 覆铜板的定义及结构 115
7.1.2 铜箔的定义、分类及特点 115
7.1.3 PCB板材的分类 116
7.1.4 半固化片（prepreg或pp）的工艺原理 117
7.1.5 pp（半固化片）的特性 118
7.1.6 pp（半固化片）的主要功能 118
7.1.7 基材常见的性能指标 118
7.1.8 pp（半固化片）的规格 119
7.1.9 pp压合厚度的计算说明 120
7.1.10 多层板压合后理论厚度计算说明 121
7.2 阻抗计算（以一个8层板为例） 122
7.2.1 微带线阻抗计算 122
7.2.2 带状线阻抗计算 124
7.2.3 共面波导阻抗计算 125
7.2.4 阻抗计算的注意事项 126
7.3 层叠设计 127
7.3.1 层叠和阻抗设计的几个阶段 127
7.3.2 PCB层叠方案需要考虑的因素 129
7.3.3 层叠设置的常见问题 129
7.3.4 层叠设置的基本原则 130
7.3.5 什么是假8层 131
7.3.6 如何避免假8层 132
7.4 fpga高速板层叠阻抗设计 133
7.4.1 生益的S1000-2板材参数介绍 133
7.4.2 fpga板层叠确定 134
7.4.3 Cross Section界面介绍 134
7.4.4 12层板常规层压结构 135
7.4.5 PCIe板卡各层铜厚、芯板及pp厚度确定 135
7.4.6 阻抗计算及各层阻抗线宽确定 141
第8章 电源地处理 145
8.1 电源地处理的基本原则 146
8.1.1 载流能力 146
8.1.2 电源通道和滤波 148
8.1.3 直流压降 150
8.1.4 参考平面 152
8.1.5 其他要求 152
8.2 电源地平面分割 153
8.2.1 电源地负片铜皮处理 154
8.2.2 电源地正片铜皮处理 158
8.3 常规电源的种类介绍及各自的设计方法 162
8.3.1 电源的种类 162
8.3.2 POE电源介绍及设计方法 163
8.3.3 48V电源介绍及设计方法 164
8.3.4 开关电源的设计 164
8.3.5 线性电源的设计 167
第9章 高速板卡PCB整板规则设置 168
9.1 整板信号的分类 168
9.1.1 电源地类 168
9.1.2 关键信号类（时钟、复位） 172
9.1.3 50Ω射频信号类 175
9.1.4 75Ω阻抗线类 176
9.1.5 100Ω差分信号分类 177
9.1.6 85Ω差分信号分类 181
9.1.7 总线的分类 182
9.2 物理类规则的建立 182
9.2.1 单端物理约束需要设置的几个参数讲解 183
9.2.2 Default/50Ω单端信号类规则建立 184
9.2.3 电源地类规则建立 184
9.2.4 50Ω单端射频信号类规则建立 185
9.2.5 75Ω单端信号类规则建立 186
9.2.6 100Ω差分信号类规则建立 186
9.2.7 85Ω差分信号类规则建立 187
9.2.8 1.0BGA的物理区域规则建立 187
9.2.9 0.8BGA的物理区域规则建立 188
9.2.10 过孔参数的设置 188
9.3 物理类规则分配 190
9.3.1 电源地类规则分配 190
9.3.2 50Ω单端射频信号类规则分配 191
9.3.3 75Ω单端信号类规则分配 192
9.3.4 100Ω差分信号类规则分配 192
9.3.5 85Ω差分信号类规则分配 192
9.3.6 1.0BGA的物理区域规则的分配和用法 193
9.4 间距规则设置 196
9.4.1 Spacing约束的Default参数设置 196
9.4.2 关键信号（时钟、复位）的Spacing类规则设置 198
9.4.3 差分信号的Spacing类规则设置 199
9.4.4 RF信号的Spacing类规则设置 199
9.4.5 1.0BGA的Spacing类规则设置 200
9.4.6 0.8BGA的Spacing类规则设置 201
9.4.7 同网络名间距规则设置 202
9.5 间距类规则分配 202
9.6 等长规则设置 204
第10章 布线 205
10.1 Allegro布线的常用基本操作 205
10.1.1 Add Connect指令选项卡详解 205
10.1.2 Working Layers的用法 207
10.1.3 Add Connect右键菜单常用命令讲解 208
10.1.4 拉线常用设置推荐 208
10.1.5 布线调整Slide指令选项卡详解 209
10.1.6 改变走线宽度和布线层的Change命令的用法 210
10.1.7 快速等间距修线 211
10.1.8 进行布线优化的Custom Smooth命令的用法 212
10.2 布线常用技巧与经验分享 213
10.3 修线常用技巧与经验分享 218
10.4 常见元件Fanout处理 222
10.4.1 SOP/QFP等密间距元件的Fanout 224
10.4.2 分离元件（小电容）的Fanout 225
10.4.3 分离元件（排阻）的Fanout 226
10.4.4 分离元件（BGA下小电容）的Fanout 226
10.4.5 分离元件（Bulk电容）的Fanout 227
10.4.6 BGA的Fanout 227
10.5 常见BGA布线方法和技巧 229
10.5.1 1.0mm pitch BGA的布线方法和技巧 229
10.5.2 0.8mm pitch BGA的布线方法和技巧 230
10.5.3 0.65mm pitch BGA的布线方法和技巧 231
10.5.4 0.5mm pitch BGA布线方法和技巧 233
10.5.5 0.4mm pitch BGA布线方法和技巧 235
10.6 布线的基本原则及思路 237
10.6.1 布线的基本原则 237
10.6.2 布线的基本顺序 237
10.6.3 布线层面规划 238
10.6.4 布线的基本思路 238
第11章 PCIe信号的基础知识及其金手指设计要求 240
11.1 PCIe总线概述 240
11.2 PCIe总线基础知识介绍 242
11.2.1 数据传输的拓扑结构 242
11.2.2 PCIe总线使用的信号 244
11.3 PCIe金手指的设计要求 248
11.3.1 金手指的封装和板厚要求 248
11.3.2 金手指下方平面处理 249
11.3.3 金手指焊盘出线和打孔要求 249
11.3.4 PCIe电源处理 250
11.3.5 PCIe AC耦合电容的处理 251
11.3.6 PCIe差分信号的阻抗和布线要求 251
第12章 HSMC高速串行信号处理 253
12.1 HSMC高速信号介绍及其设计要求 253
12.1.1 HSMC高速信号介绍 253
12.1.2 HSMC布线要求 255
12.1.3 HSMC布局要求 256
12.2 HSMC信号规则设置 256
12.3 HSMC扇出 257
12.4 HSMC高速信号的布线 259
12.4.1 差分线通用布线要求 259
12.4.2 参考平面 259
12.4.3 BGA内部出线 261
12.4.4 差分对内等长处理及绕线要求 261
第13章 射频信号的处理 264
13.1 射频信号的相关知识 264
13.2 射频的基础知识介绍 265
13.3 射频板材的选用原则 266
13.4 射频板布局设计要求 267
13.5 射频板的层叠阻抗和线宽要求 271
13.5.1 4层板射频阻抗设计分析 271
13.5.2 常规多层板射频阻抗设计分析 272
13.6 射频布线设计要求 273
13.6.1 射频布线的基本原则 273
13.6.2 射频布线的注意事项 273
第14章 DDR3内存的相关知识及PCB设计方法 275
14.1 DDR内存的基础知识 275
14.1.1 存储器简介 275
14.1.2 内存相关工作流程与参数介绍 276
14.1.3 内存容量的计算方法 279
14.1.4 DDR、DDR2、DDR3各项参数介绍及对比 281
14.2 DDR3互连通路拓扑 281
14.2.1 常见互连通路拓扑结构介绍及其种类 281
14.2.2 DDR3 T形及Fly＿by拓扑的应用分析 284
14.2.3 Write leveling功能与Fly＿by拓扑 285
14.3 DDR3四片Fly＿by结构设计 286
14.3.1 DDR3信号说明及分组 286
14.3.2 布局 289
14.3.3 VDD、VREF、VTT等电源处理 291
14.3.4 DDR3信号线的Fanout 293
14.3.5 数据线及地址线互连 295
14.3.6 数据线及地址线等长规则设置 295
14.3.7 等长绕线 299
14.4 DDR3两片T形结构设计 299
第15章 常用接口设计 302
15.1 以太网口 302
15.2 USB接口 304
15.3 HDMI接口设计 306
15.4 DVI接口设计 308
15.5 VGA接口设计 309
15.6 SATA接口设计 311
15.7 Micro SD卡 312
15.8 音频接口 314
15.9 JTAG接口 317
15.10 串口电路设计 318
第16章 PCB设计后处理 319
16.1 丝印的处理 319
16.1.1 字体参数的设置 319
16.1.2 丝印设计的常规要求 320
16.1.3 丝印重命名及反标 321
16.2 尺寸标注 323
16.3 PCB生产工艺技术文件说明 329
16.4 输出光绘前需要检查的项目和流程 331
16.4.1 基于 Check List的检查 331
16.4.2 Display Status的检查 331
16.4.3 Dangling Lines、Dangling Via的检查 333
16.4.4 单点网络的检查 334
第17章 光绘和相关文件的参数设置及输出 336
17.1 钻孔文件的设置及生成 336
17.2 rou文件的设置及生成 337
17.3 钻孔表的处理及生成 338
17.3.1 钻孔公差的处理 338
17.3.2 相同孔径的钻孔处理 338
17.3.3 钻孔符号的处理 339
17.3.4 钻孔表的生成 340
17.4 光绘文件的各项参数设置及输出 341
17.4.1 光绘各层命名及层的内容 341
17.4.2 设置光绘文件各项参数并输出 342
17.5 输出IPC网表 344
17.6 输出贴片坐标文件 345
17.7 输出结构文件 345
第18章 光绘文件的检查项及CAM350常用操作 347
18.1 光绘文件的导入 347
18.2 光绘层的排序 348
18.3 各层电气属性的指定 349
18.4 IPC网表对比，开/短路检查 350
18.5 钻孔文件检查 352
18.6 最小线宽检查 353
18.7 最小线距检查 353
18.8 综合DRC检查 354
18.9 阻焊到线距离检查 355
18.10 阻焊到丝印检查 356
18.11 阻焊桥检查 356