第1章 数字信号与数字系统 1
1.1 数字信号与模拟信号 1
1.2 数字电路与数字系统 3
1.2.1 数字电路 3
1.2.2 数字系统及其结构 4
1.2.3 数字系统应用与分类 5
1.3 数字系统设计流程与方法＊ 6
1.3.1 数字系统设计流程 6
1.3.2 数字系统设计方法 7
1.4 EDA技术概述＊ 8
1.4.1 EDA技术及其发展 8
1.4.2 EDA技术的涵义 9
1.4.3 EDA技术的主要内容 9
1.4.4 EDA的工程设计流程及工具 12
1.4.5 EDA技术的应用形式 17
1.4.6 EDA技术的发展趋势 18
1.5 数制与编码 18
1.5.1 数制 19
1.5.2 带符号数的表示法 21
1.5.3 二进制数的算术运算 23
1.5.4 信息的二进制编码表示 23
习题1 27
第2章 逻辑代数和逻辑门 28
2.1 逻辑代数 28
2.1.1 逻辑代数的基本概念 28
2.1.2 逻辑代数的基本运算与逻辑门 29
2.1.3 复合逻辑运算常用逻辑门 30
2.1.4 逻辑代数的基本定律与运算规则 31
2.2 逻辑函数的描述方式 33
2.2.1 逻辑函数及其特点 33
2.2.2 逻辑函数相等 33
2.2.3 逻辑函数的表示方法 34
2.2.4 各种表现形式的相互转换 35
2.2.5 逻辑函数的两种标准形式 36
2.3 逻辑函数的化简 40
2.3.1 逻辑函数化简的基本思想 40
2.3.2 代数化简法（公式化简法） 41
2.3.3 卡诺图化简法 41
2.3.4 非完全描述逻辑函数及其化简 47
2.4 集成逻辑门 49
2.4.1 概述 49
2.4.2 二极管（Diode）构成的逻辑门电路 51
2.4.3 TTL集成门电路 53
2.4.4 CMOS门电路 57
2.4.5 集成CMOS逻辑门系列和参数简介 63
习题2 66
第3章 组合逻辑电路 68
3.1 组合逻辑电路的特点和定义 68
3.2 组合逻辑电路的分析 69
3.3 组合逻辑电路的设计 71
3.4 加法器 73
3.4.1 1位加法器 73
3.4.2 多位加法器 75
3.5 编码器 76
3.5.1 普通编码器 76
3.5.2 优先编码器 77
3.6 译码器 80
3.6.1 二进制译码器 80
3.6.2 二—十进制译码器 82
3.6.3 显示译码器 83
3.7 数据选择器和数据分配器 86
3.7.1 4选1数据选择器 86
3.7.2 8选1数据选择器 87
3.7.3 数据选择器的应用 88
3.8 组合逻辑电路中的竞争-冒险现象 90
3.8.1 竞争-冒险现象及成因 90
3.8.2 消除竞争-冒险现象的方法 90
习题3 91
第4章 触发器 93
4.1 基本触发器 93
基本RS触发器 93
4.2 同步RS触发器 96
4.3 主从触发器 98
4.3.1 主从RS触发器 98
4.3.2 主从JK触发器 99
4.4 边沿触发器 102
4.4.1 维持—阻塞边沿D触发器 102
4.4.2 CMOS主从结构的边沿触发器 105
4.5 集成触发器 106
4.5.1 常用集成触发器 106
4.5.2 触发器功能的转换 107
4.5.3 集成触发器的脉冲工作特性 109
4.5.4 集成触发器的应用举例 110
习题4 112
第5章 时序逻辑电路 114
5.1 时序逻辑电路的基本概念 114
5.1.1 时序逻辑电路的结构和特点 114
5.1.2 时序逻辑电路的描述方法 115
5.1.3 时序逻辑电路的分类 115
5.2 时序逻辑电路的分析方法 116
5.3 计数器 120
5.3.1 概述 120
5.3.2 二进制计数器 120
5.3.3 其他进制计数器 126
5.3.4 集成计数器的应用 131
5.4 数码寄存器与移位寄存器 136
5.4.1 数码寄存器 136
5.4.2 移位寄存器 137
5.4.3 集成移位寄存器74LS 194 139
5.4.4 移位寄存器构成的移位型计数器 140
5.5 时序逻辑电路的设计方法 141
5.5.1 基于触发器的同步时序逻辑电路的设计方法 141
5.5.2 异步时序逻辑电路的设计方法 147
5.5.3 基于MSI模块的同步时序电路设计 149
习题5 152
第6章 脉冲的产生和整形电路 156
6.1 单稳态触发器 156
6.1.1 微分型单稳态触发器 156
6.1.2 集成单稳态触发器——74LS121 158
6.2 施密特触发器 160
6.3 多谐振荡器 161
6.4 集成555定时器 162
习题6 165
第7章 存储器电路 168
7.1 概述 168
7.1.1 一般结构 168
7.1.2 分类 170
7.1.3 半导体存储器的主要性能指标 170
7.2 ROM 171
7.2.1 掩模ROM 171
7.2.2 PROM 172
7.2.3 可擦可编程ROM 173
7.2.4 快闪存储器（Flash Memory） 175
7.3 RAM 175
7.3.1 SRAM 175
7.3.2 DRAM 178
7.4 存储器容量的扩展 180
7.4.1 位扩展方式 180
7.4.2 字扩展方式 180
7.5 存储器应用 181
7.5.1 ROM应用 181
7.5.2 RAM应用 182
习题7 183
第8章 模/数和数/模转换电路 184
8.1 概述 184
8.2 模/数转换电路 185
8.2.1 A/D转换过程及基本概念 185
8.2.2 常用A/D转换技术 186
8.2.3 集成ADC的主要性能指标 189
8.2.4 8位集成A/D转换器ADC0809 189
8.3 数/模转换电路 192
8.3.1 DAC的基本结构和工作原理 192
8.3.2 常用数/模转换电路 193
8.3.3 集成DAC的主要性能指标 195
8.3.4 8位D/A转换器DAC0832及应用 196
习题8 198
第9章 大规模可编程逻辑器件及边界扫描电路 199
9.1 可编程逻辑器件概述 199
9.1.1 PLD的发展进程 199
9.1.2 PLD的种类及分类方法 201
9.1.3 常用CPLD/FPGA简介 202
9.1.4 常用CPLD/FPGA标识的含义 208
9.2 CPLD和FPGA的基本结构 211
9.2.1 CPLD的基本结构 211
9.2.2 FPGA的基本结构 215
9.3 FPGA/CPLD的测试技术 220
9.3.1 内部逻辑测试 220
9.3.2 JTAG边界测试技术 221
9.4 CPLD和FPGA的编程与配置 222
9.4.1 CPLD和FPGA的下载接口 223
9.4.2 CPLD器件的下载接口及其连接 223
9.4.3 FPGA器件的配置模式 224
9.4.4 使用配置器件配置（重配置）FPGA器件 226
9.5 FPGA和CPLD的开发应用选择 228
9.5.1 开发应用选择方法 228
9.5.2 三大厂家的选择 229
9.6 应用电路举例 230
习题9 231
第10章 VHDL编程 232
10.1 VHDL语言的程序结构 232
10.1.1 库与程序包 233
10.1.2 实体语句结构 234
10.1.3 结构体 236
10.2 VHDL语言要素 237
10.2.1 VHDL文字规则 237
10.2.2 数据类型 239
10.2.3 VHDL的数据对象 241
10.3 VHDL顺序语句 244
10.3.1 赋值语句 244
10.3.2 流程控制语句 244
10.4 VHDL并行语句 259
10.4.1 概述 259
10.4.2 并行信号赋值语句 259
10.4.3 进程语句 261
10.4.4 块语句 262
10.4.5 元件例化语句 263
10.4.6 生成语句 265
10.4.7 并行过程调用语句 266
10.5 QuartusⅡ时序仿真与硬件实现 267
10.5.1 VHDL程序输入与仿真测试 267
10.5.2 引脚锁定与锁定与硬件测试 272
10.5.3 SignalTapⅡ的使用方法 275
10.6 VHDL有限状态机设计 278
10.6.1 VHDL有限状态机设计具有的优势 278
10.6.2 状态机的一般结构 278
10.6.3 ADC0809的采样电路的VHDL描述 279
习题10 282
第11章 数字系统的设计及应用 283
11.1 移位相加8×8位硬件乘法器 283
11.2 电子琴电路设计 289
11.2.1 电子琴设计原理 289
11.2.2 硬件设计 290
11.3 直流电机综合测控系统设计 294
11.3.1 直流电机PWM调速原理 294
11.3.2 基于FPGA的直流电机调速方案 295
11.3.3 直流电机PWM调速控制电路设计 296
11.3.4 FPGA内部逻辑电路组成及各个模块的详解 297
11.4 交通灯控制系统设计 299
11.4.1 设计任务与要求 299
11.4.2 交通灯控制系统的基本组成模块 300
11.4.3 交通灯控制系统的VHDL语言实现 301
习题11 303
参考文献 307