第1章 引言 1
1.1 崛起的CMOS工艺制程技术 1
1.1.1 双极型工艺制程技术简介 1
1.1.2 PMOS工艺制程技术简介 2
1.1.3 NMOS工艺制程技术简介 3
1.1.4 CMOS工艺制程技术简介 5
1.2 特殊工艺制程技术 8
1.2.1 BiCMOS工艺制程技术简介 8
1.2.2 BCD工艺制程技术简介 10
1.2.3 HV-CMOS工艺制程技术简介 11
1.3 MOS集成电路的发展历史 12
1.4 MOS器件的发展和面临的挑战 13
参考文献 17
第2章 先进工艺制程技术 18
2.1 应变硅工艺技术 18
2.1.1 应变硅技术的概况 18
2.1.2 应变硅技术的物理机理 19
2.1.3 源漏嵌入SiC应变技术 23
2.1.4 源漏嵌入SiGe应变技术 25
2.1.5 应力记忆技术 27
2.1.6 接触刻蚀阻挡层应变技术 28
2.2 HKMG工艺技术 30
2.2.1 栅介质层的发展和面临的挑战 30
2.2.2 衬底量子效应 32
2.2.3 多晶硅栅耗尽效应 33
2.2.4 等效栅氧化层厚度 34
2.2.5 栅直接隧穿漏电流 35
2.2.6 高介电常数介质层 36
2.2.7 HKMG工艺技术 37
2.2.8 金属嵌入多晶硅栅工艺技术 38
2.2.9 金属替代栅极工艺技术 41
2.3 SOI工艺技术 44
2.3.1 SOS技术 44
2.3.2 SOI技术 46
2.3.3 PD-SOI 48
2.3.4 FD-SOI 53
2.4 FinFET和UTB-SOI工艺技术 57
2.4.1 FinFET的发展概况 57
2.4.2 FinFET和UTB-SOI的原理 60
2.4.3 FinFET工艺技术 62
参考文献 65
第3章 工艺集成 67
3.1 隔离技术 67
3.1.1 pn结隔离技术 67
3.1.2 LOCOS（硅局部氧化）隔离技术 70
3.1.3 STI（浅沟槽）隔离技术 74
3.1.4 LOD效应 77
3.2 硬掩膜版（Hard Mask）工艺技术 79
3.2.1 硬掩膜版工艺技术简介 81
3.2.2 硬掩膜版工艺技术的工程应用 82
3.3 漏致势垒降低效应和沟道离子注入 84
3.3.1 漏致势垒降低效应 84
3.3.2 晕环离子注入 85
3.3.3 浅源漏结深 86
3.3.4 倒掺杂阱 87
3.3.5 阱邻近效应 88
3.3.6 反短沟道效应 89
3.4 热载流子注入效应与轻掺杂漏（…D）工艺技术 90
3.4.1 热载流子注入效应简介 90
3.4.2 双扩散漏（DDD）和轻掺杂漏（LDD）工艺技术 95
3.4.3 侧墙（SpacerSidewall）工艺技术 97
3.4.4 轻掺杂漏离子注入和侧墙工艺技术的工程应用 99
3.5 金属硅化物技术 104
3.5.1 Polycide工艺技术 104
3.5.2 Salicide工艺技术 105
3.5.3 SAB工艺技术 107
3.5.4 SAB和Salicide工艺技术的工程应用 108
3.6 静电放电离子注入技术 110
3.6.1 静电放电离子注入技术 111
3.6.2 静电放电离子注入技术的工程应用 113
3.7 金属互连技术 114
3.7.1 接触孔和通孔金属填充 115
3.7.2 铝金属互连 116
3.7.3 铜金属互连 118
3.7.4 阻挡层金属 119
参考文献 120
第4章 工艺制程整合 122
4.1 亚微米CMOS前段工艺制程技术流程 122
4.1.1 衬底制备 123
4.1.2 双阱工艺 124
4.1.3 有源区工艺 126
4.1.4 LOCOS隔离工艺 128
4.1.5 阈值电压离子注入工艺 129
4.1.6 栅氧化层工艺 132
4.1.7 多晶硅栅工艺 133
4.1.8 轻掺杂漏（LDD）离子注入工艺 135
4.1.9 侧墙工艺 137
4.1.10 源漏离子注入工艺 138
4.2 亚微米CMOS后段工艺制程技术流程 140
4.2.1 ILD工艺 141
4.2.2 接触孔工艺 142
4.2.3 金属层1工艺 144
4.2.4 IMD1工艺 145
4.2.5 通孔1工艺 146
4.2.6 金属电容（MIM）工艺 148
4.2.7 金属2工艺 150
4.2.8 IMD2工艺 152
4.2.9 通孔2工艺 153
4.2.10 顶层金属工艺 155
4.2.11 钝化层工艺 157
4.3 深亚微米CMOS前段工艺技术流程 159
4.3.1 衬底制备 160
4.3.2 有源区工艺 160
4.3.3 STI隔离工艺 162
4.3.4 双阱工艺 164
4.3.5 栅氧化层工艺 166
4.3.6 多晶硅栅工艺 168
4.3.7 轻掺杂漏（LDD）离子注入工艺 169
4.3.8 侧墙工艺 173
4.3.9 源漏离子注入工艺 174
4.3.10 HRP工艺 176
4.3.11 Salicide工艺 177
4.4 深亚微米CMOS后段工艺技术 178
4.5 纳米CMOS前段工艺技术流程 179
4.6 纳米CMOS后段工艺技术流程 179
4.6.1 ILD工艺 180
4.6.2 接触孔工艺 181
4.6.3 IMD1工艺 183
4.6.4 金属层1工艺 184
4.6.5 IMD2工艺 186
4.6.6 通孔1和金属层2工艺 187
4.6.7 IMD3工艺 190
4.6.8 通孔2和金属层3工艺 191
4.6.9 IMD4工艺 195
4.6.10 顶层金属Al工艺 196
4.6.11 钝化层工艺 199
参考文献 201
第5章 晶圆接受测试（WAT） 202
5.1 WAT概述 202
5.1.1 WAT简介 202
5.1.2 WAT测试类型 203
5.2 MOS参数的测试条件 206
5.2.1 阈值电压Vt的测试条件 207
5.2.2 饱和电流Idsat的测试条件 209
5.2.3 漏电流Ioff的测试条件 209
5.2.4 源漏击穿电压BVD的测试条件 210
5.2.5 衬底电流Isub的测试条件 210
5.3 栅氧化层参数的测试条件 211
5.3.1 电容Cgox的测试条件 212
5.3.2 电性厚度Tgox的测试条件 212
5.3.3 击穿电压BVgox的测试条件 213
5.4 寄生MOS参数的测试条件 214
5.5 pn结参数的测试条件 215
5.5.1 电容Cjun的测试条件 216
5.5.2 击穿电压BVjun的测试条件 217
5.6 方块电阻的测试条件 217
5.6.1 NW方块电阻的测试条件 217
5.6.2 PW方块电阻的测试条件 218
5.6.3 Poly方块电阻的测试条件 219
5.6.4 AA方块电阻的测试条件 221
5.6.5 金属方块电阻的测试条件 223
5.7 接触电阻的测试条件 224
5.7.1 AA接触电阻的测试条件 224
5.7.2 Poly接触电阻的测试条件 226
5.7.3 金属通孔接触电阻的测试条件 227
5.8 隔离的测试条件 228
5.8.1 AA隔离的测试条件 229
5.8.2 Poly隔离的测试条件 230
5.8.3 金属隔离的测试条件 231
5.9 电容的测试条件 232
5.9.1 电容的测试条件 233
5.9.2 电容击穿电压的测试条件 233
后记 235
缩略语 237