第1章 数制和码制 1
1．1 十进制数和任意进制数 1
1．1．1 数制 1
1．1．2 十进制数 1
1．1．3 任意进制数 2
1．2 二进制数 2
1．2．1 二进制数的表示法 2
1．2．2 二进制数的运算 3
1．2．3 二进制的特点 4
1．3 八进制数和十六进制数 4
1．3．1 八进制数 4
1．3．2 十六进制数 4
1．4 数制转换 5
1．4．1 二进制和八进制间的转换 6
1．4．2 二进制和十六进制间的转换 6
1．4．3 二进制与十进制间的转换 7
1．5 带符号数的编码 9
1．5．1 真值和机器数 9
1．5．2 原码 9
1．5．3 反码 10
1．5．4 补码 12
1．6 BCD码 13
1．6．1 8421码 14
1．6．2 2421码 15
1．6．3 5211码 15
1．6．4 余3码 15
1．6．5 格雷码 15
1．7 字符代码 16
1．7．1 ASCII码 16
1．7．2 我国的通用字符代码 17
思考题与习题 18
小结 18
第2章 逻辑代数基础 19
2．1 逻辑代数与数字系统 19
2．1．1 数字信号、数字电路与逻辑电路 19
2．1．2 数字系统 20
2．1．3 逻辑代数 20
2．1．4 电平与正负逻辑 20
2．2 逻辑代数的基本概念 21
2．2．1 三种基本逻辑运算 21
2．2．2 逻辑变量与逻辑函数 22
2．3 逻辑代数的基本定律、规则和常用公式 24
2．3．1 基本定律 24
2．3．2 三条基本规则 25
2．3．3 常用公式 26
2．4．2 标准与或表达式 27
2．4．1 逻辑函数表达式的基本形式 27
2．4 逻辑函数表达式的形式 27
2．4．3 标准或与表达式 29
2．5 公式法化简逻辑函数 31
2．5．1 最简与或表达式的标准 31
2．5．2 常用的公式化简法 31
2．6 卡诺图法化简逻辑函数 33
2．6．1 卡诺图的构成 33
2．6．2 用卡诺图表示逻辑函数 35
2．6．3 卡诺图、真值表与逻辑表达式之间的转换 36
2．6．4 用卡诺图化简逻辑函数 37
2．7 具有无关项的逻辑函数化简 40
2．7．1 无关项 41
2．7．2 带有无关项的逻辑函数化简 41
2．8 表格法化简逻辑函数 42
2．8．1 Q-M法化简逻辑函数的步骤 42
2．8．2 找出全部质蕴涵项的过程 43
2．8．3 找出必要质蕴涵项 44
2．8．4 找出函数的最小覆盖 45
2．9 不同形式的逻辑函数表达式之间的转换和化简 47
2．9．1 与或表达式转为与非-与非表达式 48
2．9．2 与或表达式转为或非-或非表达式 48
2．9．3 与或表达式变换为与或非表达式 48
2．9．4 与或表达式变换为或与表达式 49
2．9．5 或与表达式变换为或非-或非表达式 49
小结 50
思考题与习题 50
第3章 TTL集成门电路 52
3．1 半导体二极管、三极管的开关特性 52
3．1．1 二极管的开关特性 52
3．1．2 三极管的开关特性 54
3．2．1 电路结构与符号 55
3．2 TTL与非门 55
3．2．2 工作原理 56
3．2．3 逻辑功能的分解 57
3．2．4 电压传输特性 57
3．2．5 输入特性 58
3．2．6 输入负载特性 59
3．2．7 输出特性 60
3．2．8 动态特性 61
3．3 TTL集电极开路与非门 61
3．3．1 OC门的电路结构与工作原理 62
3．3．2 集电极负载电阻及RL的选择 63
3．3．3 OC门的应用 64
3．4 三态输出与非门 64
3．4．1 三态输出与非门工作原理 64
3．5．1 三种最基本的逻辑单元电路 66
3．5 其他类型的TTL门电路 66
3．4．2 三态门的应用 66
3．5．2 扩展器 67
3．5．3 与或非门 68
3．5．4 与门 69
3．5．5 异或门 69
3．5．6 异或非门(同或门) 70
3．6 小规模TTL门电路的主要外部特性参数 71
3．6．1 标称逻辑电平 71
3．6．2 开门电平与关门电平 71
3．6．3 扇入系数 71
3．6．4 扇出系数 71
3．6．5 平均传输延迟时间tpd 71
3．6．6 空载功耗 71
小结 72
思考题与习题 72
4．1．2 分析举例 75
4．1．1 组合电路的分析步骤 75
第4章 组合逻辑电路 75
4．1 组合逻辑电路的分析方法 75
4．2 编码器 79
4．2．1 二进制普通编码器 79
4．2．2 二进制优先编码器 81
4．2．3 二-十进制优先编码器74LS147 84
4．3 译码器 85
4．3．1 变量译码器 85
4．3．2 二-十进制译码器 87
4．3．3 显示译码器 90
4．4 数据选择器与数据分配器 93
4．4．1 数据选择器 93
4．4．2 数据分配器 95
4．5 奇偶检测电路 96
4．5．2 与或非门构成的奇偶检测电路 97
4．5．1 异或非门构成的奇偶检测电路 97
4．5．3 奇偶检测系统 98
4．6 数值比较器 99
4．6．1 一位数值比较器 100
4．6．2 四位数值比较器 101
4．7 加法器 103
4．7．1 一位加法器 103
4．7．2 串行进位加法器 104
4．7．3 超前进位加法器 105
4．8 组合逻辑电路的设计方法 107
4．8．1 用SSI的组合逻辑电路的设计 107
4．8．2 用MSI的组合逻辑电路的设计 109
4．9 组合逻辑电路的竞争-冒险 114
4．9．1 竞争-冒险 114
4．9．2 竞争-冒险的判断 115
4．9．3 消除竞争-冒险的方法 117
小结 118
思考题与习题 118
第5章 集成触发器 120
5．1 基本R-S触发器 120
5．1．1 由与非门构成的基本R-S触发器 120
5．1．2 触发器的功能描述方法 122
5．1．3 由或非门构成的基本R-S触发器 124
5．2 电位触发方式的触发器 125
5．2．1 电位触发式R-S触发器 125
5．2．2 电位触发式D触发器 127
5．2．3 电位触发式J-K触发器 128
5．2．4 电位触发式T触发器 129
5．2．5 电位触发式T＇触发器 130
5．3 主从触发方式的触发器 130
5．3．1 主从R-S触发器 131
5．3．2 主从J-K触发器 133
5．3．3 主从触发器的工作特点 135
5．4 边沿触发方式的触发器 136
5．4．1 利用传输延迟的边沿触发器 136
5．4．2 维持-阻塞D触发器 138
5．5 触发器逻辑功能的转换 140
5．5．1 由D触发器到其他功能触发器的转换 140
5．5．2 从J-K触发器到其他功能触发器的转换 141
5．6 触发器的选用和参数 142
5．6．1 逻辑功能的选择 142
5．6．2 触发方式的选择 142
5．6．3 触发器的参数 142
小结 143
思考题与习题 144
6．1 时序电路的结构与描述方法 147
6．1．1 时序电路的一般结构 147
第6章 同步时序电路 147
6．1．2 同步时序电路的描述方法 148
6．2 同步时序电路的分析 150
6．2．1 同步时序电路的分析步骤 150
6．2．2 举例说明 150
6．3 寄存器 153
6．3．1 数码寄存器 153
6．3．2 移位寄存器 154
6．4 同步计数器 157
6．4．1 同步二进制计数器 157
6．4．2 同步十进制计数器 163
6．5 同步时序电路的设计方法 166
6．5．1 建立原始状态图和原始状态表 167
6．5．2 状态化简 168
6．5．3 状态分配 171
6．5．4 确定激励函数和输出函数 172
6．5．5 画逻辑图 174
6．6 同步时序电路的设计举例 176
6．6．1 用SSI的同步时序电路的设计举例 176
6．6．2 用MSI的同步时序电路的设计举例 183
小结 187
思考题与习题 188
第7章 异步时序电路 191
7．1 脉冲异步时序电路的分析 191
7．1．1 脉冲异步时序电路的特点 191
7．1．2 分析步骤 191
7．1．3 分析实例 192
7．2 脉冲异步时序电路的设计 194
7．2．1 设计脉冲异步时序电路的注意点 194
7．2．2 设计步骤 195
7．2．3 设计举例 195
7．3．1 电位异步时序电路的特点 200
7．3 电位异步时序电路的分析 200
7．3．2 电位异步时序电路的分析步骤 202
7．3．3 分析举例 203
7．4 电位异步时序电路的设计 204
7．4．1 设计步骤 205
7．4．2 设计举例 205
7．5 异步时序电路中的竞争与冒险 209
7．5．1 竞争现象 209
7．5．2 非临界竞争、临界竞争和时序冒险 210
7．5．3 时序冒险的消除 211
小结 214
思考题与习题 214
第8章 存储器和可编程逻辑器件 217
8．1 MOS门电路 217
8．1．1 NMOS反相器和PMOS反相器 217
8．1．2 CMOS门电路 218
8．2 只读存储器(ROM) 220
8．2．2 掩膜式只读存储器MROM 221
8．2．1 ROM的逻辑结构与存储容量 221
8．2．3 可编程只读存储器PROM 223
8．2．4 可擦除可编程只读存储器EPROM 224
8．2．5 电可擦除可编程只读存储器E2PROM 225
8．2．6 采用ROM的逻辑设计 225
8．3 随机存储器RAM 227
8．3．1 RAM的组成 227
8．3．2 随机存储器的分类 228
8．3．3 静态随机存储器(SRAM) 228
8．3．4 动态随机存储器(DRAM) 230
8．3．5 半导体存储器的容量扩展 231
8．4 可编程逻辑器件PLD概述 233
8．4．1 PLD的结构 233
8．4．2 PLD逻辑表示法 234
8．5．1 组合输出型 235
8．5 可编程阵列逻辑(PAL) 235
8．5．2 时序输出型 237
8．5．3 PAL的逻辑设计 239
8．6 通用阵列逻辑(GAL) 240
8．6．1 GAL的逻辑结构 241
8．6．2 输出逻辑宏单元OLMC 242
8．6．3 结构控制字 243
8．6．4 OLMC的工作模式 243
8．6．5 行地址布局 245
8．6．6 开发工具 246
8．6．7 应用GAL芯片的设计过程 246
小结 253
思考题与习题 253
附录 常用逻辑符号 255
参考文献 257