第1章 集成电路的基本制造工艺 1
1.1 双极集成电路的基本制造工艺 1
1.1.1 典型的双极集成电路工艺 1
1.1.2 双极集成电路中元件的形成过程和元件结构 2
1.2 MOS集成电路的基本制造工艺 5
1.2.1 N沟硅栅E/D MOS集成电路工艺 6
1.2.2 CMOS集成电路工艺 7
1.3.1 以CMOS工艺为基础的Bi-CMOS工艺 11
1.3 Bi-CMOS工艺 11
1.3.2 以双极工艺为基础的Bi-CMOS工艺 12
复习思考题 14
第2章 集成电路中的晶体管及其寄生效应 16
2.1 理想本征集成双极晶体管的埃伯斯-莫尔(EM)模型 16
2.2 集成双极晶体管的有源寄生效应 18
2.2.1 NPN管工作于正向工作区和截止区的情况 18
2.2.2 NPN管工作于反向工作区的情况 18
2.2.3 NPN管工作于饱和区的情况 19
2.3.1 集成NPN晶体管中的寄生电阻 20
2.3 集成双极晶体管的无源寄生效应 20
2.3.2 集成NPN晶体管中的寄生电容 25
2.4 集成电路中的PNP管 28
2.4.1 横向PNP管 28
2.4.2 衬底PNP管 33
2.4.3 自由集电极纵向PNP管 34
2.5 集成二极管 35
2.5.1 一般集成二极管 35
2.5.2 集成齐纳二极管和次表面齐纳管 36
2.6.1 肖特基势垒二极管 37
2.6 肖特基势垒二极管(SBD)和肖特基箝位晶体管(SCT) 37
2.6.2 肖特基箝位晶体管 38
2.6.3 SBD和SCT的设计 40
2.7 MOS集成电路中的有源寄生效应 40
2.7.1 场区寄生MOSFET 41
2.7.2 寄生双极型晶体管 41
2.7.3 寄生PNPN效应 42
2.8 集成电路中的MOS晶体管模型 45
2.8.1 MOSI模型 45
2.8.3 MOS3模型 47
2.8.2 MOS2模型 47
复习思考题 48
第3章 集成电路中的无源元件 50
3.1 集成电阻器 50
3.1.1 基区扩散电阻 50
3.1.2 其他常用的集成电阻器 55
3.1.3 MOS集成电路中常用的电阻 59
3.2 集成电容器 60
3.2.1 双极集成电路中常用的集成电容器 60
3.2.2 MOS集成电路中常用的MOS电容器 62
3.3 互连(内连线) 63
3.3.1 金属膜互连 63
3.3.2 扩散区连线 64
3.3.3 多晶硅连线 64
3.3.4 交叉连线 64
复习思考题 65
第4章 晶体管-晶体管逻辑(TTL)电路 67
4.1 一般的TTL与非门 67
4.1.1 标准TTL与非门(四管单元) 67
4.1.2 54H/74H五管单元与非门 68
4.1.3 六管单元与非门 69
4.2 STTL和LSTTL电路 70
4.2.1 六管单元STTL与非门电路 70
4.2.2 低功耗肖特基TTL(LSTTL)电路 71
4.3 LSTTL门电路的逻辑扩展 72
4.3.1 OC门 72
4.3.2 三态逻辑(TSL)门 74
4.4 ASTTL和ALSTTL电路 75
4.5.1 简化逻辑门 77
4.5 中、大规模集成电路中的简化逻辑门 77
4.5.2 单管逻辑门 78
4.6 LSTTL电路的版图设计 82
复习思考题 83
第5章 发射极耦合逻辑(ECL)电路 89
5.1 ECL门电路的工作原理 89
5.1.1 射极耦合电流开关 90
5.1.2 射极输出器 90
5.1.3 参考电压源 91
5.2 ECL电路的逻辑扩展 92
5.3.2 元器件的设计 93
5.3 ECL电路的版图设计特点 93
5.3.1 划分隔离区 93
5.3.3 布局布线 95
复习思考题 96
第6章 集成注入逻辑(I2L)电路 99
6.1 I2L电路基本单元的结构 99
6.2 I2L基本单元电路的工作原理 100
6.2.1 当前级的输出为1态时的情况 100
6.2.2 当前级的输出为0态时的情况 100
6.3.1 I2L电路中的器件分析 101
6.3 I2L电路分析 101
6.3.2 I2L电路分析 103
6.4 I2L电路的逻辑组合 105
6.5 I2L电路的工艺与版图设计 105
6.5.1 I2L电路的工艺设计 105
6.5.2 I2L电路的版图设计 107
复习思考题 111
第7章 MOS反相器 113
7.1 自举反相器 113
7.2 耗尽负载反相器(E/D反相器) 115
7.3 CMOS反相器 116
7.3.1 CMOS反相器的直流特性 116
7.3.2 噪声容限 119
7.3.3 开关特性 120
7.3.4 功耗 123
7.4 静态内部反相器的设计 125
7.4.1 有比反相器的设计 125
7.5.1 动态有比反相器 126
7.5 动态反相器 126
7.4.2 CMOS反相器的设计 126
7.5.2 动态无比反相器 127
7.5.3 漏举电路 128
7.6 按比例缩小理论 129
7.6.1 器件和引线按CE理论缩小的规则 129
7.6.2 按比例缩小的CV理论 131
7.6.3 按比例缩小的QCV理论 132
复习思考题 133
8.1.1 NMOS或非门电路 135
8.1 NMOS逻辑结构 135
第8章 MOS基本逻辑单元 135
8.1.2 NMOS与非门电路 137
8.1.3 NMOS组合逻辑电路 139
8.2 CMOS逻辑结构 140
8.2.1 CMOS互补逻辑 140
8.2.2 伪NMOS逻辑 141
8.2.3 动态CMOS逻辑 142
8.2.4 钟控CMOS逻辑 145
8.2.5 CMOS多米诺逻辑 146
8.3 级联级的负载 147
8.4 影响门的电气和物理结构设计的因素 148
8.4.1 MOS管的串联和并联 148
8.4.2 衬偏调制效应 149
8.4.3 源漏电容 149
8.4.4 电荷的再分配 151
8.5 各种逻辑类型的比较 152
8.6 传输门逻辑 152
8.7.1 NMOS RS触发器 154
8.7 RS触发器 154
8.7.2 CMOS RS触发器 156
8.8 时钟脉冲控制触发器 157
8.8.1 NMOS结构的时钟脉冲控制触发器 157
8.8.2 CMOS结构的时钟脉冲控制触发器 158
8.9 D触发器 159
8.9.1 NMOSD触发器 159
8.9.2 CMOSD触发器 159
8.10 施密特触发器 161
复习思考题 164
第9章 MOS逻辑功能部件 166
9.1 多路开关 166
9.2 加法器和进位链 167
9.2.1 组合逻辑加法器 168
9.2.2 传输门加法器 169
9.2.3 进位链 170
9.3 算术逻辑单元 172
9.3.1 以E/D NMOS反相器为主体的算术逻辑单元 172
9.3.2 以传输门为主体的算术逻辑单元 174
9.4.1 双港寄存器 175
9.4 寄存器 175
9.4.2 移位寄存器 176
9.4.3 堆栈移位寄存器 177
9.4.4 动态移位寄存器 178
复习思考题 180
第10章 存储器 182
10.1 存储器的结构 183
10.2 掩模编程ROM 184
10.3 现场可编程ROM(PROM) 187
10.4 可擦除可编程ROM(EPROM) 189
10.5 电可擦除可编程ROM(E2PROM) 190
10.5.1 TEE8502的总体结构和工作模式 190
10.5.2 存储单元和存储矩阵 194
10.5.3 外围电路 195
10.6 静态随机存取存储器(SRAM) 207
10.7 动态随机存取存储器(DRAM) 216
复习思考题 219
11.1.1 ECL和TTL之间的接口电路 220
11.1 双极逻辑系列间的接口电路 220
第11章 接口电路 220
11.1.2 FL和TTL之间的接口电路 224
11.2 TTL和MOS逻辑系列间的接口电路 228
11.2.1 TTL到CMOS的接口电路 228
11.2.2 CMOS到TTL的接口电路 228
11.2.3 E/DNMOS与TTL之间的接口电路 229
复习思考题 229
12.1.1 双极晶体管复合器件及双管放大级 231
12.1 单管、复合器件及双管放大级 231
第12章 模拟集成电路中的基本单元电路 231
12.1.2 MOS管放大级 235
12.2 恒流源电路 239
12.2.1 精密匹配电流源 239
12.2.2 PNP恒流源 240
12.3 偏置电压源和基准电压源电路 241
12.3.1 双极型三管能隙基准源 241
12.3.2 双极型二管能隙基准源 243
12.3.3 E/D NMOS基准电压源 244
主要参考文献 245
12.3.4 CMOS基准电压源 247
复习思考题 249
第13章 集成运算放大器 253
13.1 运算放大器的输入级 253
13.1.1 双极晶体管射耦对差分输入级 254
13.1.2 MOS源耦对差分输入级 256
13.2 输出级电路 259
13.2.1 双极型输出级电路 259
13.2.2 MOS输出级电路 260
13.3 双极型集成运算放大器 263
13.3.1 741型通用集成运放 263
13.3.2 其他特殊运放 264
13.4.1 MOS集成运放的特点 266
13.4 MOS集成运算放大器 266
13.4.2 E/DNMOS集成运放 267
13.4.3 全增强型NMOS集成运放 272
13.4.4 CMOS集成运放 273
13.5 集成运算放大器的版图设计 278
13.5.1 双极型集成运放的版图设计 278
13.5.2 MOS集成运放的版图设计 282
复习思考题 285
14.1.1 并联型开关电容等效电阻电路 291
第14章 MOS开关电容电路 291
14.1 开关电容等效电阻电路 291
14.2 开关电容积分器 293
14.1.2 串联型开关电容等效电阻电路 293
14.3 开关电容低通滤波器 295
复习思考题 296
第15章 集成稳压器 298
15.1 集成稳压器的基本结构 298
15.2 启动电路 299
15.2.1 JFET启动电路 299
15.3.1 调整管的过流及安全工作区保护 300
15.2.2 晶体管隔离启动电路 300
15.3 保护电路 300
15.3.2 过热保护 302
15.4 三端固定输出电压式稳压电源 303
15.4.1 启动电路 304
15.4.2 保护电路 305
15.4.3 基准电压源和误差放大器 305
15.5.1 调整管的版图设计 306
15.4.4 取样电阻 306
15.5 集成稳压器的版图设计 306
15.5.2 集成稳压器版图设计的热对称考虑 309
复习思考题 310
第16章 D/A，A/D变换器 311
16.1 D/A变换器的基本原理 311
16.2 D/A变换器的基本类型 313
16.2.1 电流定标D/A变换器 314
16.2.2 电压定标D/A变换器 315
16.2.3 电荷定标D/A变换器 316
16.3 A/D变换器的变换原理 317
16.3.1 A/D变换器的方框图 318
16.3.2 主要变换误差 319
16.4 A/D变换器的基本类型 321
16.4.1 积分型A/D变换器 321
16.4.2 逐次逼近式A/D变换器 324
复习思考题 326
第17章 集成电路设计概述 329
复习思考题 335
18.1.1 74HC139电路简介 336
第18章 集成电路的正向设计 336
18.1 MOS集成电路的正向设计 336
18.1.2 电路设计 337
18.1.3 工程估算 343
18.1.4 电路模拟 347
18.1.5 版图设计 349
18.1.6 版图检查 350
18.2.2 双极型集成电路中元件的图形设计 351
18.2.1 双极型集成电路设计的特点 351
18.2 双极型集成电路的正向设计 351
18.2.3 双极型集成电路的版图设计原则 355
18.2.4 双极型集成电路版图设计举例 357
复习思考题 362
第19章 集成电路的芯片解剖 363
19.1 MOS集成电路的芯片解剖 363
19.1.1 74HC193芯片概况 363
19.1.2 芯片解剖过程 364
19.1.3 电路分析 365
19.1.4 逻辑功能的分析 367
19.1.5 版图设计规则的分析 372
19.1.6 抑制Latch-up效应的措施 374
19.1.7 版图的布局布线 375
19.2 双极型集成电路的芯片解剖 376
复习思考题 377
第20章 集成电路设计方法 382
20.1 全定制设计方法 382
20.2 符号法版图设计 382
20.3 半定制设计方法 384
20.3.1 标准单元设计法 384
20.3.2 门阵列设计方法 385
20.4 可编程逻辑器件(PLD)设计法 389
20.5 现场可编程门阵列(FPGA)设计法 392
复习思考题 394
第21章 集成电路的可靠性设计和可测性设计简介 395
21.1 可靠性设计 395
21.1.1 集成电路的固有可靠性 395
21.1.2 电路设计中提高可靠性的措施 397
21.1.3 版图设计中提高可靠性的措施 401
21.1.4 工艺设计中提高可靠性的措施 403
21.2 可测性设计 404
21.2.1 可测性设计的重要性 404
21.2.2 可测性设计简介 405
复习思考题 407
22.1 概述 408
第22章 集成电路的计算机辅助设计简介 408
22.2 集成电路CAD中常用的工具简介 410
22.2.1 器件模拟 410
22.2.2 电路模拟 411
22.2.3 逻辑模拟 413
22.2.4 版图设计阶段 416
22.3 VHDL简介 416
22.3.1 VHDL术语 417
22.3.2 VHDL的主体结构 417
22.3.3 VHDL描述举例 420
复习思考题 424