第1章 可编程ASIC与EDA技术 1
1．1 电子系统设计与ASIC技术 1
1．1．1 电子系统的设计方法 1
1．1．2 ASIC的特点及其设计流程 3
1．1．3 ASIC不同设计方法的特点 5
1．2 EDA技术的基本特征和工具 7
1．2．1 EDA技术的范畴 7
1．2．2 EDA技术的基本特征 8
1．2．3 EDA的基本工具 9
1．3 可编程ASIC及其特点 12
1．3．1 可编程ASIC简介 12
1．3．2 可编程ASIC的主要特点 13
1．3．3 可编程ASIC的发展趋势 14
第2章 Xilinx CPLD系列器件 17
2．1 简介 17
2．1．1 XC9500系列CPLD器件 17
2．1．2 XPLA系列CPLD器件 19
2．2 XC9500系列器件的结构 20
2．2．1 功能块 21
2．2．2 宏单元 22
2．2．3 乘积项分配器 23
2．2．4 FastCONNECT开关矩阵 25
2．2．5 输入输出块 25
2．2．6 持续性 27
2．2．7 低功率模式 27
2．2．8 加电特性 27
2．3 XPLA系列器件的结构 28
2．3．1 逻辑块 28
2．3．2 宏单元 30
2．3．3 输入输出单元 31
2．3．4 简单时序模型 31
2．3．5 摆率控制 32
2．4 Xilinx CPLD器件的命名 32
第3章 Xilinx FPGA系列器件 33
3．1 简介 33
3．1．1 XC4000/Spartan系列器件 33
3．1．2 Virtex/Virtex-E系列器件 35
3．2 Spartan系列器件的结构 37
3．2．1 可配置逻辑块（CLB） 38
3．2．2 输入输出块（IOB） 41
3．2．3 快速进位逻辑 43
3．3 Spartan系列FPGA器件的配置 43
3．3．1 分布式RAM 43
3．3．2 配置和测试 46
3．4 Virtex系列FPGA器件的结构 51
3．4．1 Virtex阵列 52
3．4．2 输入输出块（IOB） 53
3．4．3 可配置逻辑块（CLB） 54
3．4．4 时钟分布 57
第4章 CPLD/FPGA的边界扫描测试 58
4．1 引言 58
4．2 IEEE1149.1边界扫描测试的结构 59
4．3 JTAG BST操作控制 60
4．3．1 抽样/预加载（SAMPLE/PRELOAD）指令模式 63
4．3．2 外测试（EXTEST）指令模式 64
4．3．3 旁路（BYPASS）指令模式 66
4．3．4 用户码（USRCODE）指令模式 66
4．3．5 ID码（IDCODE）指令模式 66
4．4 Xilinx器件的边界扫描 67
4．4．1 数据寄存器(Data Register) 68
4．4．2 指令集(Instruction Set) 68
4．4．3 位顺序(Bit Sequence) 70
4．4．4 在设计中插入边界扫描 70
4．5 边界扫描描述语言（BSDL） 72
4．6 Xilinx器件下载 72
4．6．1 MultiLINX下载电缆 73
4．6．2 Xchecker下载电缆 75
4．6．3 并行下载电缆 75
4．7 Altera与Lattice公司CPLD下载电路 77
第5章 Xilinx Foundation应用基础 79
5．1 Xilinx Foundation简介 79
5．2 安装Xilinx Foundation 79
5．2．1 系统需求 79
5．2．2 安装与卸载 79
5．2．3 授权文件（LICENSE.DAT） 80
5．3 Foundation应用入门 81
5．3．1 工具栏 81
5．3．2 菜单命令 82
5．4 Foundation设计流程 86
5．4．1 原理图方式设计流程 87
5．4．2 HDL方式设计流程 88
5．5 设计实例 91
5．5．1 HDL流程方式设计向导 91
5．5．2 原理图流程方式设计向导 97
第6章 Foundation高级应用 99
6．1 设计输入 99
6．1．1 HDL（硬件描述语言）输入方式 99
6．1．2 FSM（状态机）输入方式 105
6．1．3 Schematic（原理图）输入方式 107
6．2 功能仿真和时序仿真 112
6．2．1 功能仿真 113
6．2．2 时序仿真 118
6．3 LogiBLOX的应用 119
6．4 引脚锁定与器件下载编程 122
6．4．1 引脚锁定 122
6．4．2 CPLD器件的编程下载 124
第7章 VHDL语言简介 127
7．1 概述 127
7．2 VHDL语言的基本结构 127
7．2．1 VHDL语言基本单元及其构成 127
7．2．2 VHDL语言构造体的字结构描述 131
7．2．3 包集合、库及配置 137
7．2．4 VHDL的常用语句 140
7．3 VHDL语言的数据类型及运算操作符 145
7．3．1 VHDL语言的客体及其分类 145
7．3．2 VHDL语言的数据类型 146
7．3．3 VHDL语言的运算操作符 150
7．4 常用电路的VHDL描述 153
第8章 CPLD/FPGA在数字系统设计中的应用 157
8．1 半整数分频器 157
8．1．1 小数分频的基本原理 157
8．1．2 电路组成 157
8．1．3 VHDL程序 158
8．1．4 仿真波形 159
8．2 MIDI音乐发生器 160
8．2．1 音名与频率的关系 160
8．2．2 音长的控制 161
8．2．3 演奏时音名的动态显示 161
8．2．4 Verilog HDL程序 162
8．2．5 下载验证 165
8．3 实用多功能电子表 166
8．3．1 功能描述 166
8．3．2 电路组成 167
8．3．3 Verilog HDL程序 169
8．3．4 下载验证 175
8．4 实用交通灯 176
8．4．1 引脚定义 176
8．4．2 内部结构 177
8．4．3 VHDL程序 177
8．4．4 设计说明 184
8．4．5 仿真波形 184
8．5 实用电梯控制器 186
8．5．1 外部接口 186
8．5．2 内部结构 186
8．5．3 VHDL程序 187
8．5．4 设计说明 190
第9章 CPLD/FPGA在通信领域的应用 192
9．1 2FSK/2PSK信号产生器 192
9．1．1 2FSK基本原理 192
9．1．2 2FSK信号产生器 193
9．1．3 2FSK/2PSK信号产生器 195
9．1．4 VHDL程序 197
9．1．5 仿真波形 201
9．2 位同步信号的提取 202
9．2．1 微分整流型数字锁相位同步法原理 202
9．2．2 CPLD器件实现位同步的基本原理 203
9．2．3 性能改进 204
9．2．4 外部接口 205
9．2．5 VHDL程序 205
9．3 循环冗余校验（CRC） 208
9．3．1 基本原理 208
9．3．2 外部接口 209
9．3．3 内部结构 209
9．3．4 Verilog HDL程序 210
9．3．5 程序说明 212
9．3．6 仿真波形 213
9．4 PCM采编器 213
9．4．1 基本原理 214
9．4．2 PCM采编器的实现 214
9．4．3 VHDL程序 215
9．4．4 仿真波形 217
9．5 Gold码产生器 218
9．5．1 DS-SS系统中的PN序列 219
9．5．2 LFSR的实现结构 220
9．5．3 Gold码产生器 221
9．5．4 VHDL程序 222
9．6 CDMA 匹配滤波器 225
9．6．1 匹配滤波器原理 225
9．6．2 简单匹配滤波器的结构 226
9．6．3 倒置型FIR滤波器 228
9．6．4 并行匹配滤波器 229
9．6．5 折叠滤波器 230
9．6．6 VHDL程序 231
第10章 CPLD/FPGA在DSP领域的应用 236
10．1 快速加法器的设计 236
10．1．1 串联加法器与并行加法器 236
10．1．2流水线结构 237
10．1．3 流水线加法器 238
10．1．4 Verilog HDL程序 239
10．1．5 性能对比 240
10．2 快速乘法器的设计 240
10．2．1 硬件乘法器的基本原理 240
10．2．2 一种实用的硬件乘法器 242
10．2．3 VHDL程序 243
10．2．4 性能分析 247
10．3 图像解码中IDCT变换的实现 247
10．3．1 DCT/IDCT的基本原理 247
10．3．2 二维IDCT的FPGA实现 248
10．3．3 Verilog HDL程序 250
10．3．4 实现结果 264
第11章 CPLD/FPGA在微机系统领域的应用 265
11．1 存储器设计 265
11．1．1 静态随机存储器SRAM 265
11．1．2 堆栈 267
11．2 PS/2键盘接口逻辑设计 269
11．3 MCS-51单片机与CPLD/FPGA接口逻辑设计 271
11．3．1 总线方式 271
11．3．2 独立方式 272
11．4 VGA显示器彩条信号发生器 276
11．4．1 VGA显示器的基本原理 276
11．4．2 VHDL程序 277
11．4．3 适配下载验证 279
11．5 RS232通信方式控制电子琴 280
11．5．1 基本原理 280
11．5．2 VHDL程序 280
11．5．3 适配下载验证 285
11．6 可编程8255并行I/O接口芯片的设计 286
11．6．1 8255芯片外部接口 286
11．6．2 8255芯片内部结构 287
11．6．3 8255控制字及工作方式 287
11．6．4 VHDL程序 289
附录 GW48型EDA实验开发系统使用介绍 298
A．GW48-CK教学实验系统使用介绍 298
B．实验电路结构图 302
C． GW48系统结构图信号名与芯片引脚对照表 312
参考文献 315