第一章 可编程逻辑器件PLD技术简介 1
1.1 可编程逻辑器件简介 1
1.1.1 只读存储器 1
1.1.2 现场可编程逻辑阵列 3
1.1.3 可编程阵列逻辑 4
1.1.4 通用阵列逻辑 5
1.1.5 大规模PLD 7
1.1.6 现场可编程门阵列 10
1.2 可编程逻辑器件设计语言ABEL简介 11
1.2.1 ABEL-HDL语言的基本语法 11
1.2.2 ABEL-HDL语言源文件的基本结构 14
1.2.3 逻辑描述 20
1.3 ISP Synario System简介 26
1.3.1 ISP Synario的使用方法 27
1.3.2 ISP Synario逻辑图输入方法 30
1.3.3 ABEL-HDL语言和逻辑图混合输入方法 30
1.3.4 引脚锁定方法 31
1.3.5 Synario System产生的文件 31
1.4 在系统编程 37
第二章 FD-CES系统硬件简介 38
2.1 FD-CES特性 38
2.2 FD-CES控制台及其使用方法 43
2.2.1 内存操作 45
2.2.2 控存操作 46
2.2.3 EEPROM操作 47
2.2.4 程序运行 49
2.3 实验计算机使用外设的方法 49
2.3.1 键盘的等效框图和工作原理 50
2.3.2 打印机的等效框图和工作原理 50
2.3.3 实验计算机与外部设备的连接使用方法 52
2.4 FD-CES功能模块 53
2.4.1 运算器模块 53
2.4.2 寄存器堆模块 58
2.4.3 指令部件模块 61
2.4.4 内存模块 66
2.4.5 总线缓冲模块 68
2.4.6 微程序控制模块 70
2.4.7 启停和时序模块 73
2.4.8 控制台控制模块 75
2.4.9 与PC机串行口通信模块 77
2.5 FD-CES实验板 77
2.5.1 TTL器件实验接线板 77
2.5.2 PLD实验板 83
第三章 FD-CES系统软件简介 87
3.1 “FD-CES Assembler”功能 87
3.1.1 编辑功能 87
3.1.2 汇编功能 92
3.2.1 整机框图选择功能 94
3.2 “FD-CES Debugger”功能 94
3.1.4 微程序代码文件生成功能 94
3.1.3 反汇编功能 94
3.2.2 文件下载功能 95
3.2.3 实验机运行功能 96
3.2.4 状态检测功能 98
第四章 计算机基本部件实验 100
4.1 TTL器件部件实验 100
4.1.1 时序电路实验 100
4.1.2 运算器部件实验 107
4.1.3 存储部件实验 112
4.1.4 总线传输实验 118
4.1.5 中断控制器实验 123
4.2 PLD部件实验 128
4.2.1 总线传输实验 128
4.2.2 运算器部件实验 134
4.2.3 中断控制器实验 138
第五章 计算机整机实验 141
5.1 实验计算机的设计 143
5.1.1 确定设计总要求 143
5.1.2 设计整机逻辑框图 143
5.1.3 设计指令系统 143
5.1.4 设计指令执行流程 152
5.1.5 确定微操作控制信号及其实现方法 158
5.1.7 确定微程序控制方式 159
5.1.6 设计微指令格式 159
5.1.8 编写各指令的微程序 161
5.1.9 设计实验接线表 161
5.1.10 编写调试程序 164
5.1.11 编写应用程序 165
5.2 实验计算机的组装 167
5.2.1 用TTL器件实验板实施 167
5.2.2 用PLD实验板实施 167
5.3 实验计算机的调试 168
5.3.1 调试准备 168
5.3.2 程序调试 168
5.4 实验计算机故障的排除 168
5.4.2 故障的分析查找 169
5.4.1 故障类型和原因 169
5.4.3 故障的纠正 173
5.5 实验计算机研制举例 173
5.5.1 设计要求 173
5.5.2 样机逻辑框图 173
5.5.3 样机指令系统和指令执行流程 175
5.5.4 样机微指令格式和指令微程序 176
5.5.5 设计微操作信号 178
5.5.6 微操作信号的实施 179
5.5.7 调试程序 184
5.6 计算机整机实验设计题 187
附录一 FD-CES实验仪符号表 196
附录二 FD-CES有关集成电路 198