第一单元 引论 1
一、故障分类 2
二、常见的逻辑故障 3
三、故障检测与故障定位 8
四、测试数字电路的方法 12
参考文献 15
思考题与习题 16
第二单元 组合电路测试生成（一） 19
一、布尔差分法 20
二、通路敏化法 23
三、D－算法 26
四、D－算法的改进 36
参考文献 38
思考题与习题 39
第三单元 组合电路测试生成（二） 41
一、隐式穷举过程 41
二、初始目标确定和反推 45
三、PODEM的执行过程 46
四、加速PODEM计算过程的方法 51
参考文献 55
思考题与习题 56
第四单元 故障模拟和随机测试生成 57
一、逻辑模拟的基本概念 58
二、故障模拟 59
三、随机测试生成 72
参考文献 74
思考题与习题 75
第五单元 伪穷举测试技术 76
一、验证测试法 76
二、全相关电路的伪穷举测试 84
参考文献 89
思考题与习题 89
第六单元 同步时序电路的故障检测试验 91
一、基本概念 92
二、后继树 94
三、用预定测试法进行故障检测试验 99
参考文献 102
思考题与习题 103
第七单元 输出响应的分析方法 105
一、转换次数法 106
二、特征分析法 108
三、加1计数法 115
参考文献 117
思考题与习题 118
一、可控制性与可观察性 119
第八单元 可测试设计基础 119
二、改善电路的可测试性的方法 122
参考文献 129
思考题与习题 130
第九单元 组合电路的可测试设计 131
一、Reed-Muller标准电路 131
二、校验子可测试电路 134
参考文献 141
思考题与习题 142
第十单元 可测试时序电路的设计 143
一、易测试时序电路的设计 143
二、区分序列长度为1的时序电路设计 148
三、扫描设计技术 150
四、移位寄存器用锁存器（SRL） 156
五、电平相关扫描电路 160
六、单锁存器电平相关扫描电路 163
七、电平相关扫描设计LSSD 165
八、随机访问扫描技术 167
参考文献 171
思考题与习题 173
第十一单元 PLA测试与可测试设计 175
一、PLA中的故障 176
二、故障模型和测试生成原理 180
三、PLA的可测试设计 187
参考文献 192
思考题与习题 194
第十二单元 CMOS电路的故障检测和可测试设计 195
一、CMOS与非门的测试 195
二、二级与非电路的S-OP故障检测 198
三、时间偏移和可测试设计 202
参考文献 205
思考题与习题 207
一、RAM的结构及故障模型 209
第十三单元 RAM的功能测试与可测试设计 209
二、测试序列及其复杂性 213
三、可测试的RAM 215
参考文献 220
思考题与习题 221
第十四单元 内自测试设计 223
一、测试信号产生器和输出响应分析器 224
二、内自测试电路的结构 228
三、PLA的内自测试 235
四、内自测试的RAM 239
参考文献 244
思考题与习题 246