第一章数制和编码 1
1.1进位计数制 1
目录 1
1.2进位计数制的相互转换 3
1.2.1多项式替代法 3
1.2.2基数乘除法 4
1.2.3任意两种进制之间的转换 6
1.2.4直接转换法 7
1.2.5数制转换时小数位数的确定 8
1.3.1原码 9
1.3.2反码 9
1.3 带符号数的代码表示 9
1.3.3补码 10
*1.3.4十进制数的补码 11
1.4 带符号数的加、减运算 12
1.5 十进制数的常用代码 13
1.5.1 “8421”码 13
1.5.2“2421”码 14
1.5.3余3码 14
1.6可靠性编码 15
1.6.1格雷码 15
1.6.2奇偶校验码 18
1.6.3海明校验码 18
1.7.1数的定点表示法 21
*1.7数的定点及浮点表示 21
1.7.2数的浮点表示法 22
习题 23
第二章 逻辑代数基础 26
2.1 逻辑代数中的几个概念 26
2.2逻辑代数的基本运算 28
2.2.1与运算（逻辑乘） 28
2.2.2或运算（逻辑加） 29
2.2.3非运算（逻辑非） 30
2.3逻辑代数的基本定理及 30
规则 30
2.3.1逻辑代数的基本公理 30
2.3.2逻辑代数的基本定理 31
2.3.3逻辑代数的基本规则 32
2.4逻辑函数的性质 33
2.4.1 复合逻辑 34
2.4.2逻辑函数的基本表达式 37
2.4.3逻辑函数的标准形式 37
2.5 逻辑函数的化简 42
2.5.1代数法化简 43
2.5.2卡诺图法 45
2.5.3利用无关项简化函数表达式 56
2.5.4输入无反变量的函数的化简 57
2.5.5多输出函数的化简 61
（Q-M法） 68
*2.5.6 Quine-McCluskey法 68
习题 74
第三章 组合逻辑电路的分析与 78
设计 78
3.1 逻辑电路设计文档标准 78
3.1.1框图 79
3.1.2门的符号标准 80
3.1.3信号名和有效级 83
3.1.4引端的有效级 84
3.1.5引端有效级的变换 84
3.1.6图面布局及总线 88
3.1.7时间图 90
3.2.2逻辑代数法 93
3.2组合电路分析 93
3.2.1穷举法 93
3.2.3利用摩根定律分析 94
3.3组合电路设计的一般方法 97
3 3.1 根据逻辑问题的描述写出 97
逻辑表达式 97
3.3.2逻辑电路的变换 101
3.4组合电路中的竞争与险象 105
3.4.1 竞争现象 105
3.4.2 险象 106
3.4.3险象的判别 108
3.4.4险象的消除 111
3.5常用MSI组合逻辑器件及其 113
应用 113
3.5.1译码器 113
3.5.2编码器 123
3.5.3三态缓冲器 128
3.5.4多路选择器 133
3 5.5奇偶校验电路 146
3 5.6 比较器 151
3.5.7加法器 157
习题 166
4.1.1时序电路的一般形式 170
4.1 时序电路概述 170
第四章 同步时序电路的分析 170
4.1.2时序电路的分类 171
4.1.3时序电路的描述方法 172
4.2双稳态元件 174
4.2.1 S-R锁存器 175
4.2.2/S-/R锁存器 176
4.2.3带使能端的S-R锁存器 177
4.2.4 D锁存器 177
4.2.5边沿触发D触发器 179
4.2.6主从S-R触发器 179
4.2.7主从J-K触发器 182
4.2.8边沿触发J-K触发器 183
4.2.9 T触发器 184
4.3 同步时序电路的分析方法 185
4.4计数器 197
4.4.1二进制串行计数器 198
4.4.2二进制同步计数器 199
4.4.3 用跳越的方法实现任意模数的 201
计数器 201
4.4.4强置位计数器 202
4.4.5预置位计数器 203
4.4.6修正式计数器 205
4.4.7 MSI计数器及应用 206
4.5.1并行寄存器 211
4.5 寄存器 211
4.5.2移位寄存器 213
4.5.3 MSI寄存器应用举例——数 217
据串、并行的转换 217
4.6 节拍分配器 221
4.6.1计数型节拍分配器 221
4.6.2移位型节拍分配器 223
4.6.3 MSI节拍分配器举例 225
习题 225
第五章 同步时序电路的设计 230
5.1 建立原始状态表 231
5.2.1 完全给定同步时序电路状态 236
表的化简 236
5.2状态化简 236
5.2.2 不完全给定同步时序电路状态表的化简 240
5.3状态分配 245
5.3.1状态编码的一般问题 245
5.3.2相邻状态分配法 248
5.4触发器类型的选择及激励 252
函数和输出函数的确定 252
5.4.1触发器类型的选择 252
5.4.2激励函数和输出函数的确定 252
5.5设计举例 254
习题 263
6.1 脉冲异步时序电路概述 266
设计 266
第六章 异步时序电路的分析与 266
6.2脉冲异步时序电路的分析 268
6.3 脉冲异步时序电路的设计 271
*6.4 电平异步时序电路概述 274
6.4.1 电平异步时序电路的模型及 275
稳态的判断 275
6.4.2流程表及总态图 276
*6.5 电平异步时序电路的分析 280
习题 284
第七章 可编程逻辑器件PLD 287
7.1 PLD概述 287
7.1.1 PLD的电路结构及分类 287
逻辑规则和符号 288
7.1.2 PLD的编程工艺及描述的 288
7.1.3 PLD的设计过程及主要优点 290
7.2只读存储器 291
7.2.1 ROM的内部结构 293
7.2.2用ROM实现组合逻辑设计 295
7.2.3常用的LSI ROM器件 297
7.3 可编程逻辑阵列 299
7.4 可编程阵列逻辑 300
7.4.1组合PAL器件 300
7.4.2时序PAL器件 306
7.5通用逻辑阵列概述 313
7.5.1 GAL器件的主要特点 313
7.5.2 GAL器件的基本结构 314
75.3 GAL器件的命名及分类 319
习题 320
第八章数字系统设计 322
8.1 数字系统的基本模型 322
8.1.1信息处理单元的构成 323
8.12控制单元的构成 324
8.2数字系统设计的描述工具 325
8.2.1方框图 325
8.2.2定时图（时序图） 327
8.2.3逻辑流程图 328
8.2.4 ASM图 329
8.2.5 MDS图 335
8.3 自顶向下的设计和自底向上 339
的集成 339
8.3.1 自顶向下的设计 339
8.32 自底向上的集成 340
8.4逻辑设计技术及应用 341
8.4.1定义设计要求 342
8.4.2确定系统方案及逻辑划分 343
8.4.3控制单元的设计及实现 347
8.4.4定时单元的设计及实现 348
8.4.5信息处理单元的设计及实现 349
的结构 353
8.5 异步信号输入和系统控制器 353
8.6 以MSI时序器件为核心的控 356
制器设计 356
8.6.1 以多D触发器为核心的控制器设计 356
8.6.2 以移位寄存器为核心的控制器设计 358
习题 362
附录一 TTL/SSI电路的型号 364
附录二 某些TTL/MSI集成电路 367
产品 367
附录三 某些74LS系列器件引脚图 369
附录四 某些PLD、ROM、RAM器件 372
引脚图 372
参考文献 374