目录 1
绪言 1
第一章数制与半导体器件开关运用 3
特性 3
1.1数制 3
1.1.1 十进制、二进制和十六进制 3
1.1.2不同数制之间的相互转换 5
1.2半导体器件的开关运用特性 8
1.2.1 二极管的开关运用特性 8
1.2.2 三极管的开关运用特性 10
1.2.3 MOS管的开关运用特性 13
习题 18
第二章逻辑代数基础 21
2.1逻辑变量和逻辑运算 21
2.1.1逻辑变量 21
2.1.2基本逻辑运算 21
2.1.3逻辑函数 23
2.2逻辑代数的公式 23
2.2.1逻辑代数的基本定律 24
2.2.2逻辑代数的基本定理 25
2.3逻辑代数的公式化简法 26
2.3.1最简与或表达式 26
达式 27
2.3.2借助定律和定理求最简与或表 27
2.4逻辑函数的图形化简法 28
2.4.1 卡诺图 28
2.4.2借助卡诺图求最简与或表达式 33
2.5逻辑代数的一些其他问题 38
2.5.1“逻辑函数的反”及其图形法化简 38
*2.5.2 最大项和标准或与表达式 39
2.5.3从逻辑函数的与或表达式直接画出卡诺图 40
2.5.4 五变量逻辑函数的图形法化简 40
2.5.5 不完全定义的逻辑函数及其图形法化简 41
2.5.6异或运算及有关公式 42
习题 43
第三章逻辑门电路 48
3.1基本逻辑门电路 48
3.1.1与门、或门和非门 48
3.1.2 正逻辑和负逻辑 51
3.1.3其他门电路 52
3.2数字集成电路概述 52
3.3 DTL电路 53
3.4 TTL电路 54
3.4.1 TTL电路的工作原理 54
3.4.2TTL电路的特性和参数 58
3.4.3 TTL集电极开路门和三态门 62
3.4.4TTL电路使用常识 68
*3.5 I2L电路 72
*3.6 ECL电路 73
3.7 NMOS电路 . 75
3.8 CMOS电路 79
3.8.1 CMOS电路的工作原理 79
3.8.2 CMOS 电路的性能特点和使用注意事项 83
3.9 TTL与CMOS电路的连接 87
习题 89
第四章组合逻辑电路 96
4.1组合逻辑电路的分析 96
4.2组合逻辑电路的设计 97
4.3半加器和全加器 103
4.3.1半加器 103
4.3.2全加器 104
4.4编码器 106
4.4.1二进制编码器 106
4.4.2十进制编码器 110
4.4.3奇偶校验及其电路 113
4.5译码器 115
4.5.1二进制译码器 115
4.5.2数码显示器和译码驱动电路 121
4.6.1数据选择器 126
4.6数据选择器和数据分配器 126
4.6.2数据分配器 131
4.7数值比较器 133
习题 135
第五章触发器 140
5.1基本触发器 140
5.1.1 由与非门组成的基本触发器 140
5.1.2 由或非门组成的基本触发器 142
5.2时钟触发器的逻辑功能 143
5.2.1 SR触发器 143
5.2.3JK 触发器 145
5.2.2 D触发器 145
5.2.4T触发器和T触发器 146
5.3时钟触发器的触发方式 147
5.3.1 电平触发方式 147
5.3.2 边沿触发方式 149
5.3.3主从触发方式 150
5.4时钟触发器的一些实际问题 154
5.4.1时钟触发器的清除输入端和预置输入端 154
5.4.2时钟触发器的时间参数 155
5.5触发器小结 156
习题 157
6.1.1 时序逻辑电路及其分析方法 163
6.1时序逻辑电路的分析 163
第六章时序逻辑电路 163
6.1.2同步时序逻辑电路分析举例 164
6.1.3异步时序逻辑电路分析举例 169
6.2同步时序逻辑电路的设计 170
6.2.1 同步时序逻辑电路的设计方法 171
6.2.2无外部输入的同步时序逻辑电路 171
设计举例 171
6.2.3有外部输入的同步时序逻辑电路 173
设计举例 173
6.3计数器 177
6.3.1异步计数器 178
6.3.2同步计数器 183
6.4集成计数器及其应用 184
6.4.1集成计数器74161的功能及应用 187
6.4.2集成计数器74163的功能及应用 194
6.4.3集成计数器74290的功能及应用 196
6.5寄存器和移位寄存器 200
6.5.1寄存器 200
6.5.2移位寄存器 201
6.5.3移位寄存器型计数器 204
6.5.4 MOS动态移位寄存器 208
6.6.1 RAM的结构 211
6.6读／写存储器（RAM）简介 211
6.6.2 RAM的存储单元 213
6.6.3静态RAM6116简介 215
习题 216
第七章可编程逻辑器件 225
7.1可编程只读存储器（PROM） 225
7.1.1固定ROM 225
7.1.2可编程ROM 226
7.1.3 可擦可编程只读存储器（EPROM） 227
7.1.4用ROM实现组合逻辑 232
7.1.5用ROM实现时序逻辑 233
7.2可编程逻辑阵列（PLA） 235
7.3可编程阵列逻辑（PAL） 238
7.3.1 PAL的基本结构 239
7.3.2 PAL的输出和反馈结构 240
7.3.3 PAL应用 242
7.4通用阵列逻辑（GAL） 244
7.4.1 GAL的基本结构 245
7.4.2 GAL产品简介 250
7.4.3 GAL的特点 251
习题 252
第八章脉冲的产生与变换 254
8.1 555定时器 254
8.2施密特触发器 255
8.2.1由555定时器构成的施密特触发器 256
8.2.2 由MOS门构成的施密特触发器 257
8.2.3施密特触发器的应用 259
8.3单稳态触发器 260
8.3.1 由 555定时器构成的单稳态触发器 261
8.3.2集成单稳态触发器 262
8.3.3单稳态触发器的应用 265
8.4多谐振荡器 266
8.4.1由555定时器构成的多谐振荡器 266
8.4.2 由两个集成单稳构成的多谐振荡器 268
8.4.3石英晶体振荡器 270
习题 271
第九章数／模和模／数转换 275
9.1数／模转换器DAC 275
9.1.1 DAC 的基本概念 276
9.1.2 CMOS开关倒梯形电阻网络 278
DAC 278
9.1.3高速电流输出型DAC 280
9.2模／数转换器ADC 282
9.2.1 ADC的组成及基本概念 283
9.2.2逐次比较型ADC 286
9.2.3双积分型ADC 287
9.2.4电压频率变换器VFC 291
习题 292
10.1竞争冒险及其抑制 295
10.1.1组合逻辑电路中的竞争冒险 295
第十章数字电路的抗干扰技术 295
10.1.2时序逻辑电路中的竞争冒险 296
10.1.3克服竞争冒险中产生尖峰干扰的措施 298
*10.2传输线的反射和串扰 299
10.2.1数字电路传输线的反射及抑制 299
10.2.2普通传输线的串扰及抑制 302
*10.3电网噪声及其抑制 304
10.3.1 电网噪声的产生及特点 304
10.3.2 电网噪声的抑制 304
10.4.1输入回路的噪声抑制 305
*10.4输入、输出回路的噪声抑制 305
10.4.2数字信号输出回路的噪声抑制 308
10.5印刷电路板及配线的抗干扰 309
措施 309
10.5.1印刷电路板抗干扰措施 309
10.5.2电子设备配线设计基本原则 310
习题 311
附录国家标准GB4728.12-85《电 312
气图用图形符号二进制逻辑单元》 312
简介 312
参考文献 317