目录 1
译者的话 1
序言 1
第一章多处理机系统的体系结构 1
1-1分布式处理和多处理机 1
1-1-1分类原则 1
1-1-2计算机网络 1
1-1-3多处理机系统 2
1-1-4专用机 3
1-5分布式系统的其他分类法 4
1-2多处理机系统 5
1-2-1多处理机结构 5
1-2-2互连网络 6
1-2-3共享总线 7
1-2-4多口存储器 7
1-2-5纵横开关 8
1-2-6多级互连网络 9
1-2-7多处理机的应用 10
1-3-t描述层次 11
1-3多处理机的描述方法 11
1-3-2选择描述层 12
1-3-3 PMS表示法 12
1-3-4 MSBI表示法 14
1-4多处理机系统范例 15
1-4-1选择标准 15
1-4-2 Cm*系统 16
1-4-3 C.mmp系统 17
1-4-4 PLURIBUS系统 18
1-4-5 μ*系统 20
1-4-6 iAPX432系统 21
1-4-7 TOMP多处理机系统 22
第二章 多处理机系统的性能分析 27
2-1面向总线的多处理机系统的性能评价 27
2-1-1 引言 27
2-1-2建模的假设 30
2-1-3系统的工作负载 31
2-1-4第一种体系结构 34
2-1-5第二种体系结构 35
2-1-6第三种体系结构 40
2-1-7第四种体系结构 41
2-1-8各种体系结构的比较 45
2-1-9 TOMP系统体系结构的选择 52
2-2其他建模技术和测量技术 52
2-2-1 引言 52
2-2-2随机Petri网模型 53
2-2-3排队网络模型 60
2-2-4测量 64
3-1 引言 72
第三章TOMP系统的软件 72
3-1-1目的和动机 74
3-1-2限制 74
3-1-3系统的总体描述 75
3-2进程间的通信 77
3-2-1模型和原始操作 77
3-2-2低层通信协议 81
3-3执行程序 84
3-3-1系统初始化 85
3-3-3中断处理 86
3-3-2进程管理 86
3-3-4监督功能 88
3-4监督和调试 89
3-4-1总体结构 89
3-4-2调试功能 91
3-5实用进程 92
3-5-1终端处理程序 92
3-5-2文件系统 93
3-6系统生成 94
3-5-3公用存储器分配程序 94
3-7简要回顾 96
6-2-1多处理机系统的物理组织 1 97
第四章多处理机总线设计 98
4-1 引言 98
4-2基本协议 99
4-2-1基本操作 99
4-2-2信息传输周期的类型 102
4-2-3动作流的同步 108
4-3总线化系统 111
4-3-1通道分配技术 111
4-3-2总线判优 114
4-3-3分布式自选判优器 116
4-4底板连线的电气性能 121
4-4-1信号电平的定义 121
4-4-2传输线效应 122
4-4-3串扰 125
4-4-4协议的速度 127
4-5协议的扩充 130
4-5-1允许／禁止技术 130
4-5-2总线管理模块 134
第五章多处理机总线举例 137
5-1 引言 137
5-2-1发展历史和主要特点 138
5-2-2机械和电气规范 138
5-2 Multibus总线底板 138
5-2-3信息传输协议 140
5-2-4特点 146
5-2-5时序和引脚 152
5-3 VME底板总线 152
5-3-1发展历史和主要特点 152
5-3-2机械和电气规范 153
5-3-3信息传输协议 154
5-3-4特点 157
5-4-1发展历史和主要特点 160
5-4 896底板总线 160
5-4-2机械和电气规范 161
5-4-3信息传输协议 163
5-4-4特点 167
5-4-5时序和引脚 171
5-5 M3BUS底板 171
5-5-1发展历史和主要特点 171
5-5-2机械和电气规范 172
5-5-3系统组织和控制 175
5-5-4判优协议 176
5-5-5 寻址协议 178
5-5-6数据传输协议 180
5-5-7中断和处理机间通信 185
5-5-8管理模块协议 187
5-5-9 串行总线 190
5-5-10时序和引脚 192
6-1 引言 196
第六章 多处理机系统的硬件模块 196
6-2系统设计 197
6-2-2插件板的设计原则 199
6-3从模块 201
6-3-1从模块的组成 201
6-3-2地址译码器和锁存器 203
6-3-3从模块控制逻辑 206
6-3-4从模块的缓冲 209
6-4 主模块 210
6-4-1主模块的组成 210
6-4-2外部访问译码器和总线判优 212
6-4-3主模块控制逻辑 213
6-4-4主模块的缓冲 217
6-5 中断结构 220
6-5-1多处理机系统的要求 220
6-5-2系统控制 222
6-5-3处理机中断 222
6-5-4集中式中断处理器 224
6-5-5分布式中断处理器 225
6-5-6 串行线 227
6-6 特殊模块 228
6-6-1多个从设备模块 228
6-6-2总线窗口 230
6-6-3双口从模块 233
6-6-4主／从模块 236
6-6-5成组传送部件 238
6-6-6管理模块 239
第七章多处理机基准测试算法 244
7-1 引言 244
7-2性能的概念 245
7-3并行程序设计 246
7-4并行表示形式 248
7-5并行分类技术 252
7-6结果的测量与分析 256
7-7 结论 260
参考文献 261