第一部分 数据手册 1
第一章 概述和器件选择指南 1
1．1 AMD产品综述 1
1．2正确选用CMOS PLD——CMOS PLD综述 8
1．3将商用PLD用于工业应用 18
1．4军用PAL器件 19
1．5军用ProPAL器件 21
第二章 PAL器件 23
系列 23
（商用） 36
（商用） 39
（商用） 41
（商用） 43
（商用） 45
（商用） 47
（商用） 50
（军用） 51
（军用） 54
（军用） 56
（军用） 59
（军用） 61
系列 69
（商用） 79
（商用） 81
（商用） 83
（商用） 85
（商用） 87
（军用） 89
（军用） 92
（商用） 101
系列 115
（商用，工业用） 124
（商用，工业用） 126
系列 133
（工业用） 143
（工业用） 145
（商用） 152
（商用） 169
系列 178
（商用） 191
（商用） 193
（商用） 195
（商用） 197
（商用） 199
（商用） 201
（军用） 203
（军用） 206
（军用） 208
（军用） 210
系列 217
（商用） 228
（商用） 230
（商用） 232
（商用） 234
（商用） 236
（军用） 238
（军用） 240
（商用，工业用） 249
（商用） 261
系列 269
（商用） 276
（商用） 278
（商用） 280
（商用） 282
（军用） 284
（军用） 286
（军用） 288
系列 294
（商用） 300
（商用） 303
（商用） 306
（商用） 308
（商用） 310
（军用） 312
系列 321
（工业用） 326
（商用，工业用） 329
（工业用） 337
（商用） 350
（商用） 364
（商用） 379
（商用） 399
系列 421
（商用） 429
（军用） 431
第三章 MACH1和MACH2系列器件 438
同步型MACH器件 442
（商用） 456
（军用） 458
（商用） 464
（商用） 480
（军用） 482
（商用） 495
（商用） 498
（商用） 501
（军用） 504
（商用） 513
（商用） 525
异步型MACH器件 537
（商用） 544
第四章 MACH3和MACH4系列器件 556
（商用） 579
（商用） 582
附录A 通用信息 595
A．1电气特性参数定义 595
A．2 fMAX参数 597
A．3 MACH器件开关波形和开关特性测试电路 599
A．4物理尺寸 602
A．6 MACH器件的上电复位 612
A．5 MACH器件的输入/输出等效电路 612
A．7使用预加载和可观测性 613
A．8耐久特性 614
A．9军用PAL器件 614
A．10军用ProPAL器件 622
第二部分 设计和应用指南 625
第一章 引言和基本设计指南 625
1．1 引言 625
1．2 PLD设计基础 630
1．3 PLD的设计方法 638
1．4组合型逻辑的设计 649
1．5寄存型逻辑的设计 667
1．6状态机设计 690
第二章 可测试性 703
2．1引言 703
2．2可测试性的定义——定性的 703
2．3可测试性的定量化 704
2．4可测试组合电路的设计 705
2．5重会聚扇出 706
2．6极小化的重要性 709
2．7逻辑冒险 710
2．8使用输出使能 712
2．9可测试时序电路的设计 712
2．10锁存器 713
2．11振荡器 717
2．12使用可编程的时钟 718
2．13可测试状态机的设计 718
2．14测试向量的使用 724
2．15小结 726
3．2发生机理 728
3．1引言 728
第三章 接地颤动 728
3．3控制变换沿的斜率 729
3．4系统接地颤动的解决办法 731
第四章 亚稳态问题 732
4．1引言 732
4．2亚稳态问题的起因 732
4．3解决亚稳态问题的方法 733
4．4小结 734
5．1锁闩的条件 735
第五章 锁闩 735
5．2锁闩的起因 736
5．3锁闩的测试 737
第六章 双极型PLD到CMOS的设计转换 739
6．1未用引脚的浮空问题 740
6．2变化沿斜率、信号端接和电路元器件排列的敏感性 743
6．3过冲 744
6．4接地颤动 744
6．5保持熔丝检查的一致性 746
6．6小结 747
7．2电源的分配 748
第七章 高速电路板的设计技术 748
7．1引言 748
7．3信号线作为传输线 758
7．4串扰 772
7．5电磁干扰（EMI） 777
7．6小结 780
第八章 用零功率PLD器件减小功耗 782
8．1潜在的应用 782
8．2减小功耗的方法 782
8．3频率的影响 783
8．5 I/O特性 784
8．4乘积项的影响 784
8．6减少I/O切换个数的影响 785
8．7负载的影响 785
8．8小结 786
第九章 PALCE16V8HD的应用设计 787
9．1输入锁存器 787
9．2寄存器的配置 787
9．3输出驱动电路的配置 789
9．4输出的端接 789
9．5迟滞 792
9．6接地颤动 793
9．7电源供电问题 794
9．8小结 795
第十章 MACH器件设计规划指南 796
10．1引言 796
10．2设计过程概述 796
10．3规划一个MACH器件的计数器设计 796
10．4 PALASM4软件产生的.PDS设计文件：BUSCNTR.PDS 803
10．5 PALASM4 MACH FITTER报告：BUSCNTR.PRT 806
11．2设计要求 811
11．3设计方案 811
第十一章 总线存取控制器：MACH110 811
11．1引言 811
11．4 MACH的设计 812
11．5对MACH器件编程 815
11．6小结 816
附：设计文件 816
12．3设计要求 835
12．2可用的资源 835
12．1引言 835
第十二章 Psion Organizer数字接口：MACH110 835
12．4设计的实现 836
12．5硬件设计 837
12．6 MACH110的逻辑设计 839
12．7小结 841
设计文件 842
拟合文件 843
布局文件 846
13．2 MACH110特性的利用 847
13．3 Profibus简述 847
13．1问题的提出 847
第十三章 Profibus Repeater：MACH110 847
13．4现有的重发器设计 848
设计文件 854
拟合文件 862
布局文件 864
第十四章 用带有协处理器选件（用于MC68881和MC68882）的MC68020或MC68030代替MC68000处理器：MACH110 866
14．1引言 866
14．5设计 867
14．4 ABEL 867
14．2处理器的不兼容性 867
14．3 MACH110 867
设计文件 868
拟合文件 875
第十五章 用于高速串行数据传输的发送器/接收器模块的状态机：MACH110和MACH210 881
15．1 HSSL模块的一般信息 881
15．2 MACH110/210的设计准备 882
15．3 HSSL模块的简要描述 882
15．5数据流控制 885
15．4状态 885
15．6发送器和接收器之间的通信 886
设计文件：MACH110 888
拟合文件：MACH110 894
布局文件：MACH110 896
设计文件：MACH210 897
拟合文件：MACH210 904
布局文件：MACH210 906
16．1接口的用途 908
16．2接口控制器的功能 908
第十六章 自定时的ISA总线接口：MACH110和MACH210 908
16．3接口控制器的状态 909
16．4实现 909
16．5小结 910
状态图状态寄存器 912
设计文件：MACH110 913
拟合文件：MACH110 920
布局文件：MACH110 923
设计文件：MACH210 924
拟合文件：MACH210 931
布局文件：MACH210 933
第十七章 模拟信号捕获接口：MACH210 935
17．1概述 935
17．2 MACH210控制器 936
设计文件 937
拟合文件 945
布局文件 946
第十八章 32位CRC出错检测：MACH210和MACH230 948
18．1概述 948
18．3 32位CRC的设计准则 949
18．2生成CRC位并校验数据 949
18．4 4位并行输入的实现 950
18．5 在CRC中为什么要使用MACH器件 950
18．6 CRC逻辑的实现 951
设计文件：MACH210发生器 955
拟合文件：MACH210发生器 959
布局文件：MACH210发生器 962
设计文件：MACH210校验器 963
拟合文件：MACH210校验器 967
布局文件：MACH210校验器 969
设计文件：MACH230发生器/校验器 970
拟合文件：MACH230发生器/校验器 978
布局文件：MACH230发生器/校验器 982
第十九章 高速图形控制器的象素处理器：MACH230 984
19．1概述 984
19．2从高PAL密度到高密度PAL 985
19．3评估 PAL为基础的设计，以转换到MACH器件 986
19．4更周密地为象素处理器的设计改变检查一下MACH资源 986
19．5将设计拟合到MACH230中 987
19．6象素处理器功能概述 992
19．7小结 997
源文件 998
设计文件 1004
拟合文件 1022
布局文件 1027
附录A 逻辑设计参考资料 1030
A．1基本逻辑单元 1030
A．2基本存储单元 1039
A．3二进制数 1048
A．4信号极性 1055
附录B 术语 1060
附录C 开发系统和编程器 1076
C．1开发系统 1076
C．2编程器 1081
C．3编程器插座适配器 1084
附录D 实际应用中电源电流的近似计算 1086
D．1引言 1086
D．2参数和公式 1086
D．3交流分量的计算 1087
D．6负载电流的计算 1089
D．4 Vcc的降额 1089
D．5温度的降额 1089
D．7小结 1090
附录E AMD公司的CMOS PLD内部工艺 1091
E．1工艺说明 1091
E．2程序的完整无损性 1099
E．3器件的特性 1104
E．4器件的牢固耐久性问题 1118
E．5与双极型器件兼容的问题 1125
E．6小结 1126
F．1 PLD/FPGA编译器 1127
附录F FusionPLD简介 1127
F．2原理图编辑器和库 1148
F．3模拟器 1153
F．4测试向量的生成 1159
F．5编程器 1167
F．6适配器 1192
F．7处理装置和标记系统 1196
F．8 MACHXL软件——AMD公司 1207
F．9 PLD清单 1212