目录 1
绪论 1
（一）数字技术发展史 1
（二）数字信号与数字电路 2
（三）数制与数制转换 3
（四）二—十进制代码（BCD码） 6
第一章 逻辑函数 9
§1.1 逻辑代数 9
1.1.1 基本逻辑运算 9
1.1.2 逻辑函数的基本定理 10
1.1.3 逻辑函数的基本运算规则 11
§1.2 逻辑函数的标准形式 12
1.2.1 最小项、最大项及其两种标准型 13
1.2.2 将逻辑函数变换为两种标准型 14
§1.3 几种常用的复合逻辑及其逻辑门 15
1.3.1 三种基本逻辑门 15
1.3.2 常用的复合逻辑及其逻辑门 16
1.3.3 正逻辑与负逻辑 17
§1.4 逻辑函数的简化 18
1.4.1 逻辑代数简化法 18
1.4.2 卡诺图简化法 20
§1.5 卡诺图的其它应用＊ 26
1.5.1 判明函数关系和进行函数的运算 26
1.5.2 逻辑表达式类型转换 26
1.5.3 乘积卡诺图的应用举例 28
小结 31
习题 31
第二章 集成逻辑门 35
§2.1 晶体管开关特性 35
§2.2 TTL逻辑门 37
2.2.1 浅饱和型TTL与非门 38
2.2.2 TTL与非门的主要参数 40
2.2.3 其它TTL与非门 41
2.2.4 集电极开路与非门（OC门） 43
2.2.5 三态TTL与非门（TSL） 45
2.3.1 ECL反相器 46
§2.3 射极耦合逻辑门（ECL） 46
2.3.2 ECL或／或非门 47
§2.4 MOS逻辑门 48
2.4.1 MOS晶体管 48
2.4.2 MOS管的静态特性 50
2.4.3 N MOS逻辑门 51
2.4.4 C MOS逻辑门 55
§2.5 集成逻辑门使用中的几个问题 59
小结 60
习题 61
第三章 组合逻辑电路 65
§3.1 组合逻辑电路的设计 65
3.1.1 提供原、反变量输入条件下的组合电路设计 66
3.1.2 在提供原变量输入条件下的组合电路设计 67
3.1.3 多端输出组合电路的设计＊ 68
§3.2 中规模集成组合逻辑部件及其应用 73
3.2.1 编码器 74
3.2.2 译码器 77
3.2.3 数据选择器 86
3.2.4 数据分配器 94
3.2.5 奇偶产生器／校验器 95
3.2.6 4位全加器 96
3.2.7 4位数码比较器 100
§3.3 组合逻辑电路的分析 103
3.4.1 组合电路中的竞争与冒险 106
§3.4 组合逻辑电路的冒险 106
3.4.2 逻辑冒险的发现和消除 108
3.4.3 功能冒险的消除 109
小结 111
习题 111
第四章 时序逻辑电路 115
§4.1 概述 115
§4.2 触发器的基本形式 116
4.2.1 基本RS触发器 116
4.2.2 时钟RS触发器 117
4.2.3 其它钟控触发器 119
§4.3 几种实用触发器 121
4.3.1 主从结构JK触发器 121
4.3.2 维持阻塞结构D触发器 123
4.3.3 边沿型触发器 124
4.3.4 CMOS触发器和ECL触发器 125
§4.4 时序电路的分类 125
4.4.1 同步时序电路与异步时序电路 125
4.4.2 米里型电路与穆尔型电路 127
§4.5 同步时序电路的分析 127
§4.6 同步时序电路的设计 130
4.6.1 拟定原始状态表或状态图 131
4.6.2 状态简化 132
4.6.3 状态分配 136
4.6.4 确定输出函数及控制输入函数 137
4.6.5 设计举例 139
§4.7 异步时序电路 141
4.7.1 概述 141
4.7.2 脉冲异步时序电路的分析 142
4.7.3 脉冲异步时序电路的设计＊ 143
§4.8 常用的时序逻辑部件 145
4.8.1 寄存器 146
4.8.2 移位寄存器 146
4.8.3 计数器 149
4.8.4 序列信号发生器 165
小结 170
习题 171
§5.1 随机存储器（RAM） 175
第五章 存储器和可编程逻辑器件（PLD） 175
5.1.1 动态MOS反相器 176
5.1.2 RAM的基本结构 177
5.1.3 RAM芯片举例 180
5.1.4 RAM的容量扩展 184
§5.2 只读存储器（ROM） 185
5.2.1 只读存储器（ROM） 186
5.2.2 可擦可编只读存储器（EP ROM） 187
5.2.3 电可擦可编只读存储器（E2P ROM） 189
5.2.4 ROM的应用＊ 192
§5.3 可编程逻辑器件的基础知识 195
5.3.1 PLD器件表示方法 195
5.3.2 PLD的基本结构 196
5.3.3 PLD分类 197
5.3.4 可编程逻辑器件的优点 198
5.4 可编程通用阵列逻辑（GAL） 199
5.4.1 GAL器件的基本结构 199
5.4.2 输出逻辑宏单元（OLMC）的组态结构 204
5.4.3 编程应用中的几个技术问题 206
§5.5 可编程逻辑阵列（PLA） 208
5.5.1 PLA的工作原理 208
5.5.2 用户可编程逻辑阵列FPLA 210
小结 215
习题 215
6.1.1 FPGA的分类 217
第六章 现场可编程门阵列（FPGA） 217
§6.1 概述 217
6.1.2 FPGA的性能指标 219
6.1.3 FPGA的电路表示方法 219
6.1.4 FPGA的优点 221
§6.2 FPGA的电路结构 221
6.2.1 LCA型FPGA的电路结构 221
6.2.2 CLB逻辑单元 223
6.2.3 I/O单元 225
6.2.4 配置存储器 228
6.2.5 其它辅助电路 228
§6.3 FPGA的连接方法 229
6.3.3 长线连接方式 230
6.3.1 通用连接方式 230
6.3.2 直接连接方式 230
§6.4 FPGA的编程和加载方法 232
6.4.1 编程数据的数据结构 232
6.4.2 编程数据的加载方法 233
§6.5 FPGA的开发系统 241
6.5.1 概述 241
6.5.2 开发系统XACT软、硬件配置 242
6.5.3 设计流程 244
6.5.4 XACT的设计实现系统XDIS 246
6.5.5 逻辑仿真与时序仿真 248
6.5.6 辅助设计＊ 249
6.5.7 BIT文件生成和P ROM编程文件＊ 250
小结 252
习题 252
第七章 模数及数模转换 254
§7.1 概述 254
§7.2 数模转换器（DAC） 255
7.2.1 数模转换器的基本原理 255
7.2.2 电压型数模转换器 257
7.2.3 电流型数模转换器 259
7.2.4 集成DAC 260
7.2.5 DAC的主要参数 263
7.3.1 模数转换的基本原理 264
§7.3 模数转换器（ADC） 264
7.3.2 直接转换型模数转换器 267
7.3.3 间接转换型模数转换器＊ 274
7.3.4 模数转换器的主要参数 276
§7.4 集成模数转换器 276
小结 280
习题 280
第八章 数字系统设计 282
§8.1 概述 282
§8.2 自顶向下方法的设计步骤 283
8.3.2 算法状态机流程图的各种符号 285
8.3.1 算法状态机及其流程图 285
§8.3 算法状态机 285
§8.4 算法状态机的硬件实现 287
8.4.1 传统方法 288
8.4.2 多路选择器方法 289
8.4.3 环形计数型方法 292
§8.5 控制器的转换竞争和输出竞争 295
§8.6 单脉冲发生器的设计 296
§8.7 系统时钟的设计 298
§8.8 串行位时钟的设计＊ 300
§8.9 累加开关数据系统的设计 303
§8.10 串行码电子锁系统的设计＊ 309
8.11.1 RTL 317
§8.11 寄存器传送语言及硬件程序 317
8.11.2 RTL语句表达式 319
8.11.3 RTL硬件程序的控制器电路实现 322
8.11.4 RTL硬件程序的受控电路实现 323
小结 327
习题 328
附录 330
一 数字集成电路型号命名规则 330
二 二进制逻辑单元图形符号说明 332
三 常用逻辑单元图形符号对照表 335
四 英汉名词、缩写词对照表 343
主要参考资料 350