第一章 微型计算机概论 1
1.1 微处理器和微型计算机 1
1.2 微处理器（μp）发展简况 2
1.3 微型计算机的分类概述 3
1.3.1 按数据总线位数划分 3
1.3.2 按组装形式和系统规模划分 3
1.4 工程工作站 4
1.4.1 什么是工程工作站 4
1.4.2 工程工作站的特点 5
1.5 32位超级微机系统 6
1.5.1 超级小型机和超级微型机 6
1.5.2 超级微机系统的特点 6
第二章 Intel 8086/8088微处理器 9
2.1 8086/8088微处理器的内部结构 9
2.1.1 执行部件（EU）和总线接口部件（BIU） 9
2.1.2 寄存器结构 11
2.1.3 8086/8088系统中的存贮器组织及地址的形成 14
2.2 8086/8088指令的寻址方式 16
2.2.1 概述 16
2.2.2 寻址方式 18
2.3 8086/8088指令系统简介 23
2.3.1 数据传送指令 25
2.3.2 算术指令 26
2.3.3 位处理指令 29
2.3.4 程序转移指令 29
2.3.5 字符串指令 30
2.4 8086/8088微处理器的引脚功能 31
2.4.1 8088的引脚功能说明 33
2.4.2 8086的引脚与8088的不同之处 36
2.4.3 最大方式和最小方式组成框图举例 36
第三章 汇编语言与汇编程序的约定 38
3.1 概述 38
3.1.1 汇编语言与汇编程序 38
3.1.2 两类汇编语句 38
3.2 指令性语句 40
3.2.1 标号（Lable） 40
3.2.2 指令助记符 42
3.2.3 操作数（Operand） 42
3.2.4 各种寻址方式下操作数的表达式 43
3.3 指示性语句 49
3.3.1 数据定义语句 50
3.3.2 符号定义语句 53
3.3.3 段定义语句 55
3.3.4 过程定义语句 57
3.4 宏指令语句 58
3.4.1 问题的引出 58
3.4.2 IBM宏汇编中的主要宏操作伪指令 60
3.4.3 宏指令与子程序的区别 62
3.5 条件伪指令 62
第四章 汇编语言程序设计方法 64
4.1 概述 64
4.1.1 程序设计的步骤 64
4.1.2 程序的基本结构 64
4.2 顺序结构程序 64
4.3 分支结构程序 66
4.3.1 分支结构的二要素 66
4.3.2 利用比较转移指令 67
4.3.3 利用跳转表实现分支 69
4.4 循环结构 71
4.4.1 概述 71
4.4.2 循环程序举例 73
4.5 子程序 75
4.5.1 概述 75
4.5.2 子程序结构举例 78
4.6 编程综合举例 81
第五章 存贮器接口 89
5.1 存贮器的种类、功能及特性 89
5.1.1 存贮器的分类 89
5.1.2 存贮器的主要技术指标 90
5.1.3 内存贮器中的数据组织 91
5.1.4 存贮器的基本结构 91
5.2 半导体存贮器 92
5.2.1 半导体存贮器的分类 92
5.2.2 随机存取存贮器RAM 93
5.2.3 只读存贮器ROM 97
5.3 内存贮器芯片与CPU的连接 100
5.3.1 存贮器的地址选择 101
5.3.2 动态RAM与CPU的连接 103
5.3.3 存贮器芯片同CPU连接时必需注意的问题 105
5.4 8086系统的存贮器组织 105
5.4.1 8086/8088的存贮器访问操作 105
5.4.2 存贮器组织 105
第六章 输入／输出 109
6.1 概述 109
6.1.1 外设接口的功能 109
6.1.2 外设接口的一般结构 109
6.1.3 I/O端口的编址方式 110
6.2 微机系统中数据传送的控制方式 111
6.2.1 程序控制传送方式 111
6.2.2 DMA（直接存贮器存取）传送方式 114
6.2.3 I/O处理机方式 116
6.3 简单的输入／输出接口芯片 117
6.3.1 缓冲器74LS244 117
6.3.2 锁存器74LS373 119
6.3.3 数据收发器74LS245 120
6.4 DMA控制器 120
6.4.1 结构与功能 120
6.4.2 引脚信号 122
6.4.3 工作周期 123
6.4.4 寄存器说明 125
第七章微型计算机的中断系统 133
7.1 概述 133
7.1.1 中断的基本概念 133
7.1.2 中断处理过程 134
7.1.3 中断优先级 137
7.1.4 中断的嵌套 138
7.2 8259A可编程中断控制器（PIC） 140
7.2.1 功能与结构 140
7.2.2 中断的顺序 143
7.2.3 编程概述 144
7.3 8086/8088的中断系统 151
7.3.1 外部中断 152
7.3.2 内部中断 153
7.3.3 中断指针表 154
7.3.4 中断过程 155
第八章 可编程接口芯片 158
8.1 概述 158
8.2 可编程并行接口芯片8255A（PPI） 158
8.2.1 结构和引脚功能 158
8.2.2 方式选择 160
8.2.3 应用举例 163
8.3 可编程定时器／计数器8253—5（PIT） 171
8.3.1 结构和功能 171
8.3.2 工作方式 173
8.4 串行接口芯片 175
8.4.1 串行通信概述 175
8.4.2 异步通信 178
8.4.3 可编程通信接口8251A（USART） 186
第九章 微型计算机的总线 193
9.1 概述 193
9.1.1 总线 193
9.1.2 三类总线 193
9.1.3 片总线的作用 194
9.1.4 总线标准 195
9.2 总线仲裁 195
9.2.1 总线仲裁机构的基本形式 195
9.2.2 8289仲裁器及其应用 197
9.3 S—100总线 202
9.3.1 概述 202
9.3.2 信号功能 203
9.3.3 电气规范 206
9.4 STD总线 206
9.4.1 概述 206
9.4.2 信号分配 207
9.4.3 信号说明 208
9.5 IEEE—488总线 211
9.5.1 概述 212
9.5.2 接口信号功能简介 213
9.6 RS—232C串行接口标准 215
9.6.1 概述 215
9.6.2 接口功能 216
9.6.3 RS422A、RS423A标准 218
9.6.4 20mA电流环 219
9.7 ISA总线和EISA总线 220
9.7.1 ISA总线（AT总线） 220
9.7.2 EISA总线 226
第十章 一个典型的微机系统——IBM PC/XT机电路分析 230
10.1 IBM PC/XT机概貌 230
10.1.1 IBM个人计算机 230
10.1.2 IBM PC/XT的组成 231
10.2 处理器子系统 236
10.2.1 PC/XT机的控制核心 236
10.2.2 等待状态控制逻辑 241
10.3 存贮器子系统 243
10.3.1 PC/XT机的系统存贮器配置 243
10.3.2 只读存贮器 243
10.3.3 读写存贮器 244
10.4 总线结构 250
10.4.1 系统板的组成框图 250
10.4.2 三种总线 251
10.4.3 I/O通道 251
10.5 中断逻辑与DMA控制逻辑 254
10.5.1 系统板中I/O接口电路的片选译码电路 254
10.5.2 中断逻辑 255
10.5.3 DMA控制逻辑 259
10.6 系统板上的I/O接口逻辑 265
10.6.1 定时／计数电路 265
10.6.2 并行接口电路 266
10.6.3 键盘接口电路 268
10.6.4 扬声器接口 272
第十一章 Intel 80286微处理器 274
11.1 80286微处理器的基本结构 274
11.1.1 内部结构框图 274
11.1.2 寄存器结构 275
11.2 80286微处理器的引脚功能 277
11.3 80286微处理器的总线操作 280
1 1.3.1 总线周期分类 280
11.3.2 总线状态 281
11.3.3 总线时序 281
11.4 80286微处理器的实地址方式 284
11.5 80286微处理器的虚地址保护方式 286
11.5.1 存贮器寻址 286
11.5.2 特权系统下的段访问 294
11.6 中断 300
11.6.1 中断原因 300
11.6.2 中断过程和IDT 302
11.6.3 硬中断 305
11.6.4 软中断和内部中断 305
11.7 80286的指令系统 307
第十二章 PC/AT机系统板电路分析 309
12.1 处理器模块 309
12.1.1 时钟发生器 309
12.1.2 总线控制器 313
12.1.3 地址锁存器和数据接收／发送缓冲器电路 316
12.2 存贮器模块 318
12.2.1 PC/AT机中的存贮器地址空间分配 319
12.2.2 ROM子系统 320
12.2.3 RAM子系统 323
12.3 中断逻辑和DMA逻辑 330
12.3.1 系统板上的I/O译码电路 330
12.3.2 中断控制逻辑 332
12.3.3 DMA控制逻辑 336
12.4 系统板上的I/O电路 341
12.4.1 系统定时器／计数器电路 341
12.4.2 实时时钟／CMOS RAM子系统 343
12.4.3 键盘接口电路——键盘控制器 349
附录一、8086指令系统表 358
附录二、PC/XT机系统板电路图 391