第1章 静电放电 1
1．1 电流和静电放电 1
1．1．1 电流和静电 1
1．1．2 静电放电 2
1．1．3 主要的ESD专利、发明和创新 3
1．1．4 ESD失效机制 6
1．2 ESD设计基本概念 10
1．2．1 ESD设计概念 10
1．2．2 对外部事件的器件响应 10
1．2．3 可选电路环路 11
1．2．4 开关 11
1．2．5 电流通路的去耦 12
1．2．6 反馈环路的去耦 12
1．2．7 电源轨的去耦 12
1．2．8 局部和全局分布 12
1．2．9 寄生元件的使用 13
1．2．10 缓冲 13
1．2．11 镇流 13
1．2．12 半导体器件、电路或芯片功能的不使用部分 13
1．2．13 浮置和非浮置网络间的阻抗匹配 14
1．2．14 非连接结构 14
1．2．15 虚拟结构和虚拟电路的使用 14
1．2．16 非缩小源事件 14
1．2．17 面积有效性 14
1．3 时间常数 14
1．3．1 静电和静磁时间常数 15
1．3．2 热学时间常数 16
1．3．3 热学物理时间常数 18
1．3．4 半导体器件时间常数 18
1．3．5 电路时间常数 21
1．3．6 芯片级时间常数 24
1．3．7 ESD时间常数 26
1．4 电容、电阻和电感和ESD 29
1．4．1 电容 29
1．4．2 电阻 30
1．4．3 电感 31
1．5 ESD和经验法则 31
1．6 集总—分布式分析和ESD 32
1．6．1 电流和电压分布 32
1．6．2 集总系统与分布式系统 33
1．6．3 分布式系统：梯形网络分析 34
1．6．4 电阻-电感-电容（RLC）分布式系统 35
1．6．5 电阻-电容（RC）分布式系统 39
1．6．6 电阻-电导（RG）分布式系统 41
1．7 ESD度量和品质因数 42
1．7．1 芯片层面上的ESD度量 43
1．7．2 电路层面的ESD度量 44
1．7．3 ESD器件度量 45
1．7．4 ESD品质和可靠性的商业度量 46
1．8 ESD方案十二步形成法 47
1．9 本章小结 48
习题 48
参考文献 49
第2章 设计综合 54
2．1 半导体芯片ESD保护的结构和综合 54
2．2 电学连接和空间连接 55
2．2．1 电学连接 55
2．2．2 热连接 55
2．2．3 空间连接 55
2．3 ESD保护、闩锁效应和噪声 56
2．3．1 噪声 56
2．3．2 闩锁效应 57
2．4 接口电路和ESD元件 57
2．5 ESD电源钳位网络 59
2．6 ESD轨至轨器件 62
2．6．1 ESD轨至轨网络的放置 63
2．6．2 外围和阵列I／O 63
2．7 保护环 65
2．8 焊盘、浮动焊盘和无连接焊盘 66
2．9 连接焊盘下的结构 66
2．10 本章小结 67
习题 68
参考文献 69
第3章 ESD设计：MOSFET电路设计 72
3．1 基本ESD设计概念 72
3．1．1 沟道长度和线宽控制 77
3．1．2 ACLV控制 78
3．1．3 MOSFET ESD设计实例 81
3．2 ESD MOSFET设计：沟道宽度 81
3．3 ESD MOSFET设计：接触孔 82
3．3．1 栅极到接触孔的间距 82
3．3．2 接触孔间距 86
3．3．3 端部接触 89
3．3．4 接触孔到单指边缘 89
3．4 ESD MOSFET设计：金属分布 90
3．4．1 MOSFET金属线设计和电流分布 90
3．4．2 MOSFET阶梯形网络模型 90
3．4．3 MOSFET连线：非并行电流分布 93
3．4．4 MOSFET连线：并行电流分布 95
3．5 ESD MOSFET设计：硅化物掩模板 97
3．5．1 硅化物掩模板设计 97
3．5．2 跨源漏的硅化物掩模设计 98
3．5．3 覆盖栅的硅化物掩模板设计 99
3．5．4 硅化物与分割 99
3．6 ESD MOSFET设计：串联共源共栅结构 100
3．6．1 串联共源共栅结构的MOSFET 100
3．6．2 完整的共源共栅MOSFET 101
3．7 ESD MOSFET设计：耦合和镇流技术的叉指设计 103
3．7．1 栅极通过镇流电阻接地的MOSFET 103
3．7．2 栅极和软衬底地之间接镇流电阻的MOSFET 104
3．7．3 源栅耦合的多米诺镇流电阻的MOSFET结构 105
3．7．4 MOSFET源启动栅自举镇流电阻的叉指结构 106
3．7．5 MOSFET源启动栅自举利用二极管电阻镇流的叉指MOSFET 107
3．8 ESD MOSFET设计：封闭的漏极设计参数 107
3．9 ESD MOSFET互连镇流设计 108
3．10 MOSFET设计：源和漏的分割 109
3．11 本章小结 110
习题 111
参考文献 111
第4章 ESD设计：二极管设计 115
4．1 ESD二极管设计：ESD的基础 115
4．1．1 ESD设计的基本概念 115
4．1．2 ESD二极管设计：ESD二极管工作原理 116
4．2 ESD二极管设计：阳极 118
4．2．1 p＋阳极扩散的宽度效应 118
4．2．2 p＋阳极接触 118
4．2．3 p+阳极金属硅化区边缘设计 119
4．2．4 p＋阳极和n+阴极的隔离间距 120
4．2．5 p＋阳极的边端效应 120
4．2．6 圆形和八边形ESD二极管设计 121
4．3 ESD二极管设计：互连线 122
4．3．1 并行布线设计 122
4．3．2 反并行布线设计 123
4．3．3 量化锥形并行和反并行布线 123
4．3．4 连续锥形反并行和并行布线 124
4．3．5 中心馈电垂直（侧边）布线设计 124
4．3．6 均匀金属宽度垂直（侧边）设计 125
4．3．7 T形延伸垂直（侧边）布线 125
4．3．8 键合焊盘下的金属设计 126
4．4 ESD二极管设计：多晶硅界定的二极管设计 126
4．5 ESD二极管结构设计：n阱二极管设计 128
4．5．1 n阱二极管连线设计 128
4．5．2 n阱接触密度 129
4．5．3 n阱ESD设计，保护环和毗邻结构 129
4．6 ESD二极管的设计：n+／p衬底二极管设计 131
4．7 ESD二极管设计：二极管串 132
4．7．1 ESD设计：二极管串电流-电压关系 133
4．7．2 多I／O环境下的二极管串元件 137
4．7．3 焊盘集成 138
4．7．4 ESD设计：二极管串设计——达林顿放大器 139
4．7．5 ESD设计：二极管串设计——面积比 143
4．8 ESD二极管设计：三阱二极管 144
4．9 ESD设计：BICMOS ESD设计 147
4．9．1 高阻注入子集电极的p+／n阱二极管ESD结构 147
4．9．2 采用深槽（DT）隔离结构的STI界定的p+／n阱二极管 148
4．9．3 采用槽（TI）隔离结构的STI界定的p+／n阱二极管 149
4．10 本章小结 150
习题 150
参考文献 151
第5章 绝缘体上硅（SOI）ESD设计 155
5．1 SOI ESD基本概念 155
5．2 SOI ESD设计：带体接触的MOSFET（T形版图） 158
5．3 SOI ESD设计：SOI横向二极管结构 160
5．3．1 SOI横向二极管设计 160
5．3．2 SOI横向二极管周长设计 161
5．3．3 SOI横向二极管沟道长度设计 161
5．3．4 SOI横向二极管p+／n-/＋二极管结构 162
5．3．5 SOI横向二极管p+／p-/二极管结构 162
5．3．6 SOI横向二极管p+／p-/n-/n＋二极管结构 162
5．3．7 无栅SOI横向p+／p-/n-/n＋二极管结构 163
5．3．8 SOI横向二极管结构和SOI MOSFET晕 163
5．4 SOI ESD设计：掩埋电阻（BR）元件 163
5．5 SOI ESD设计：SOI动态阈值电压MOSFET（DTMOS） 164
5．6 SOI ESD设计：双-栅（DG）MOSFET 166
5．7 SOI ESD设计：FINFET（非平面双栅）结构 167
5．8 SOI ESD设计：衬底结构 168
5．9 SOI ESD设计：SOI-to-BULK接触结构 169
5．10 本章小结 169
习题 169
参考文献 170
第6章 片外驱动（OCD）和ESD 173
6．1 片外驱动（OCD） 173
6．1．1 OCD I／O标准和ESD 174
6．1．2 OCD： ESD设计基础 174
6．1．3 OCD： CMOS非对称上拉／下拉 175
6．1．4 OCD： CMOS对称上拉／下拉 176
6．1．5 OCD：Gunning接收电路逻辑（GTL） 177
6．1．6 OCD：高速收发器逻辑（HSTL） 178
6．1．7 OCD：短截线串联端接逻辑（SSTL） 179
6．2 片外驱动：混合电压接口 180
6．3 片外驱动自偏置阱OCD网络 180
6．3．1 OCD：自偏置阱OCD网络 181
6．3．2 自偏置阱OCD网络的ESD保护网络 181
6．4 片外驱动：可编程阻抗（PIMP）OCD网络 183
6．4．1 OCD：可编程阻抗（PIMP）OCD网络 183
6．4．2 针对PIMP OCD的ESD输入保护网络 184
6．5 片外驱动：通用OCD 185
6．6 片外驱动：门阵列OCD设计 185
6．6．1 门阵列OCD ESD设计实现 185
6．6．2 门阵列OCD设计：未使用元件的利用 186
6．6．3 门阵列OCD设计：未使用元件的阻抗匹配 187
6．6．4 OCD ESD设计：多指MOSFET上的电源轨 188
6．7 片外驱动：栅调制网络 188
6．7．1 OCD栅调制MOSFET ESD网络 188
6．7．2 OCD简化栅调制网络 189
6．8 片外驱动ESD设计：耦合与镇流技术的综合 189
6．8．1 带有二极管的MOSFET源极启动的栅自举电阻镇流多指MOSFET 190
6．8．2 MOSFET源极启动栅自举电阻镇流多指MOSFET 190
6．8．3 栅耦合多米诺效应电阻镇流MOSFET 191
6．9 片外驱动ESD的设计：衬底调制的电阻镇流MOSFET 192
6．10 本章小结 193
习题 194
参考文献 195
第7章 接收电路和ESD 198
7．1 接收电路和ESD 198
7．1．1 接收电路及其接收电路延时 198
7．1．2 接收电路性能和ESD负载效应 199
7．2 接收电路和ESD 199
7．2．1 接收电路和HBM 199
7．2．2 接收电路和CDM 200
7．3 接收电路及其发展 201
7．3．1 带有半通传输门的接收电路 201
7．3．2 带有全通传输门的接收电路 203
7．3．3 接收电路、半通传输门和保持网络 205
7．3．4 接收电路、半通传输门和改进的保持器网络 207
7．4 伪零V T半通传输门的接收电路 209
7．5 零传输门接收电路 210
7．6 泄放晶体管接收电路 212
7．7 具有测试功能的接收电路 212
7．8 施密特触发器反馈网络的接收电路 213
7．9 双极性晶体管接收电路 215
7．9．1 双极性单端接收电路 215
7．9．2 双极性差分接收电路 216
7．10 本章小结 217
习题 218
参考文献 219
第8章 SOI ESD电路和设计整合 221
8．1 SOI ESD设计整合 221
8．1．1 SOI ESD设计相对于体CMOS ESD设计的优点 221
8．1．2 SOI相对于体CMOS在ESD设计版图上的缺点 222
8．1．3 SOI设计版图：T形版图风格 222
8．1．4 SOI设计版图：混合电压接口（MVI T形版图风格 224
8．2 SOI ESD设计：二极管设计 226
8．3 SOI ESD二极管设计：混合电压接口（MVI）环境 230
8．4 具有铝互连的SOI CPU中的SOI ESD网络 232
8．5 铜（Cu）互连的SOI ESD设计 233
8．6 栅电路中的SOI ESD设计 234
8．7 SOI及动态阈值ESD网络 236
8．8 SOI技术及各种ESD问题 236
8．9 本章小结 237
习题 237
参考文献 238
第9章 ESD电源钳位 241
9．1 ESD电源钳位设计准则 241
9．2 ESD电源钳位：基于二极管 243
9．2．1 ESD电源钳位：串联二极管作为核心钳位 243
9．2．2 ESD电源钳位：串联二极管为核心钳位——金属包层设计理念 245
9．2．3 ESD电源钳位：串联二极管作为核心钳位——升压设计理念 246
9．2．4 ESD电源钳位：串联二极管串作为核心钳位——悬臂设计理念 246
9．2．5 ESD电源钳位：三阱串联二极管作为核心钳位 247
9．2．6 ESD电源钳位：SOI串联二极管ESD电源钳位 249
9．3 ESD电源钳位：基于MOSFET 250
9．3．1 CMOS RC触发MOSFET ESD电源钳位 250
9．3．2 混合电压接口RC触发ESD电源钳位 252
9．3．3 电压触发的MOSFET ESD电源钳位 254
9．3．4 改善的RC触发的MOSFET ESD电源钳位 255
9．3．5 RC网络触发的MOSFET ESD电源钳位布局 255
9．4 ESD电源钳位：基于双极性晶体管 256
9．4．1 双极性ESD电源钳位：电压触发ESD电源钳位 256
9．4．2 双极性ESD电源钳位：齐纳击穿电压触发 256
9．4．3 双极性ESD电源钳位：BVCEo电压触发ESD电源钳位 257
9．4．4 双极性ESD电源钳位：混合电压接口正偏电压和BVCEo击穿综合的双极性ESD电源钳位 261
9．4．5 双极性ESD电源钳位：超低压正偏电压触发器 265
9．4．6 双极性ESD电源钳位：容性触发 268
9．5 ESD电源钳位：基于整流器的硅控整流器 269
9．6 本章小结 271
习题 271
参考文献 273