第一章 数制与码制 1
第一节 数制 1
一、十进制 1
二、二进制 2
三、八进制 2
四、十六进制 3
五、数制之间的转换 4
六、八进制、十六进制与二进制之间的相互转换 6
第二节 带符号数的代码表示 6
一、真值与机器数 6
二、原码 6
三、反码 7
四、补码 9
第三节 数的定点和浮点表示 10
一、数的定点表示 10
二、数的浮点表示 11
第四节 编码 11
一、十进制数的二进制编码 11
二、可靠性编码 13
三、字符编码 14
本章小结 15
习题一 16
第二章 逻辑代数基础 17
第一节 逻辑代数的基本概念 17
一、三种基本逻辑运算 18
二、关于正逻辑和负逻辑的概念 20
三、几种复合逻辑运算 21
四、逻辑函数的表示 23
第二节 逻辑代数的公理、基本定理和规则 25
一、公理 25
二、基本定理 25
三、重要规则 26
第三节 逻辑函数表达式的形式与变换 28
一、逻辑函数的基本形式 28
二、逻辑函数的标准形式 28
第四节 逻辑函数化简 33
一、代数化简法 33
二、卡诺图化简法 34
三、逻辑函数化简中的两个实际问题 40
本章小结 43
习题二 43
第三章 集成门电路 46
第一节 晶体管的开关特性 46
一、理想开关 46
二、晶体二极管的开关特性 47
三、晶体三极管的开关特性 48
第二节 简单逻辑门电路 50
一、二极管与门 50
二、二极管或门 51
三、三极管非门 51
第三节 TTL门电路 52
一、TTL与非门电路 53
二、三态输出与非门电路（ST门） 54
三、集电极开路的与非门（OC门） 55
第四节 MOS门电路 57
一、NMOS门电路 57
二、CMOS门电路 58
本章小结 59
习题三 60
第四章 组合逻辑电路 62
第一节 概述 62
一、组合逻辑电路的定义 62
二、组合逻辑电路的特点 63
第二节 组合逻辑电路的分析 63
第三节 组合逻辑电路的设计 65
一、单输出组合逻辑电路的设计 66
二、多输出组合逻辑电路的设计 68
三、输入变量中无反变量提供的组合逻辑电路设计 72
第四节 组合逻辑电路的险象 74
一、竞争（race）与冒险（hazard） 75
二、险象的分类 76
三、险象的判断 76
四、险象的消除 78
第五节 通用组合逻辑电路 81
一、二进制加法器 81
二、译码器和编码器 85
三、多路选择器和多路分配器 96
本章小结 101
习题四 102
第五章 时序逻辑电路 105
第一节 概述 105
一、时序逻辑电路的结构与类型 105
二、状态表和状态图 107
第二节 触发器及类型转换 109
一、基本R—S触发器 109
二、时钟控制R—S触发器 111
三、D触发器 113
四、J—K触发器 114
五、T触发器 116
六、各类触发器的转换 117
第三节 同步时序逻辑电路分析 118
一、同步时序逻辑电路的分析方法 119
二、同步时序逻辑电路分析举例 122
第四节 同步时序逻辑电路的设计 126
一、建立原始状态图 126
二、状态简化 130
三、状态编码 138
四、确定激励函数和输出函数 140
五、画逻辑电路图 141
第五节 同步时序逻辑电路设计举例 142
第六节 通用时序逻辑电路 149
一、计数器 149
二、寄存器 159
三、顺序脉冲发生器 162
四、序列信号发生器 163
本章小结 167
习题五 167
第六章 面向可编程逻辑器件的数字系统设计 172
第一节 数字系统设计方法概述 172
一、传统的系统硬件设计方法 172
二、基于硬件描述语言HDL的硬件设计方法 173
第二节 FPGA/CPLD的结构与工作原理 174
一、简单PLD 175
二、CPLD 180
三、FPGA 180
第三节 基于FPGA/CPLD的数字系统设计 184
一、FPGA/CPLD设计流程 184
二、MAX+PLUSⅡ概述 185
第四节 原理图输入设计方法 186
一、项目建立 186
二、输入设计项目、存盘 186
三、项目编译 188
四、时序仿真 188
五、管脚锁定 193
六、编程下载 194
第五节 VHDL设计 195
一、VHDL的特点 195
二、VHDL的描述风格 196
三、VHDL的基本结构 196
第六节 常用逻辑电路VHDL描述 198
一、半加器 199
二、2—4译码器 199
三、编码器 201
四、多路选择器 202
五、数据分配器 202
六、奇偶校验电路 203
七、三态门 205
八、计数器 206
九、寄存器 207
十、四位二进制全加器 210
本章小结 213
习题六 213
参考文献 215