第一部分 芯片器件与开发工具 2
第1章 FPGA/CPLD开发基础 2
1.1 FPGA/CPLD概述 2
1.1.1 FPGA/CPLD与EDA、ASIC技术 3
1.1.2 FPGA/CPLD与SOPC/SOC 4
1.2 FPGA/CPLD硬件体系结构 4
1.2.1 FPGA体系结构 4
1.2.2 CPLD体系结构 7
1.2.3 FPGA和CPLD的比较 8
1.3 FPGA/CPLD的开发流程 10
1.4 FPGA/CPLD的常用开发工具 12
第2章 Altera FPGA/CPLD的结构 15
2.1 Altera高密度FPGA 15
2.2 Altera低成本FPGA 19
2.2.1 主流低成本FPGA——Cyclone 19
2.2.2 新一代低成本FPGA——Cy-cloneⅡ 21
第3章 Quartus Ⅱ的基本应用 25
3.1 Quartus Ⅱ软件的用户界面 25
3.2 设计输入 28
3.3 综合 29
3.4 布局布线 32
3.5 仿真 33
3.6 编程与配置 35
第4章 Quartus Ⅱ辅助设计工具的应用4.1 定制元件工具MegaWizard Plug-In Manager的使用 39
4.1.1 IP核简介 39
4.1.2 基本宏单元的定制 41
4.2 RTL阅读器 44
4.2.1 JRTL阅读器简介 45
4.2.2 RTL阅读器用户界面 45
4.2.3 原理图的分页和模块层次的切换 46
4.2.4 使用RTL阅读器分析设计中的问题 47
4.3 SignalTapII逻辑分析器 48
4.4 时序收敛平面布局规划器（Timing Closure Floorplan） 52
4.4.1 使用Timing Closure Floorplan分析设计 52
4.4.2 使用Timing Closure Floorplan优化设计 54
4.5 Chip Editor底层编辑器 54
4.5.1 Chip Editor功能简介 54
4.5.2 使用Chip Editor的设计流程 55
4.5.3 Chip Editor视图 55
4.5.4 资源特性编辑器 55
4.5.5 Chip Editor一般应用 57
4.6 时钟管理 57
4.6.1 时序问题 57
4.6.2 锁相环应用 60
4.7 片外高速存储器 65
4.8 时序约束与时序分析 65
4.9 设计优化 67
第5章 ModelSim SE的基本应用 70
5.1 基本仿真 70
5.1.1 仿真基本流程 70
5.1.2 创建工作设计库 70
5.1.3 编译设计源文件 71
5.1.4 装载设计单元到仿真器 71
5.1.5 运行仿真器 72
5.1.6 在源代码中设置断点单步运行 74
5.2 ModelSim SE工程 75
5.2.1 创建新工程 75
5.2.2 编译源文件到工作库和装载设计到仿真器中 76
5.2.3 用文件夹方式组织工程 77
5.2.4 添加仿真器配置文件到工程中 77
5.3 波形分析 79
第二部分 Nios Ⅱ理论基础 84
第6章 Nios Ⅱ处理器 84
6.1 Nios Ⅱ处理器系统简介 84
6.2 Nios Ⅱ处理器体系结构 86
6.2.1 处理器体系结构简介 86
6.2.2 处理器的实现 87
6.2.3 寄存器文件 88
6.2.4 算术逻辑单元 88
6.2.5 异常和中断的控制 89
6.2.6 存储器与I/O组织 89
6.2.7 硬件辅助调试模块 92
6.3 Nios Ⅱ内核的三种类型 92
6.3.1 Nios Ⅱ/f核 93
6.3.2 Nios Ⅱ/s核 94
6.3.3 Nios Ⅱ/e核 94
6.4 Nios Ⅱ内核在SOPC Builder中的实现 95
6.4.1 Nios Ⅱ核的选择 95
6.4.2 缓存与紧耦合存储器的设置 95
6.4.3 JTAG调试模块级别的选择 96
6.4.4 用户指令接口 97
第7章 Avalon总线规范 99
7.1 概述 99
7.2 术语和概念 100
7.3 Avalon总线传输 103
7.3.1 主端口接口与从端口接口 103
7.3.2 Avalon总线时序 103
7.3.3 Avalon总线信号 104
7.4 Avalon从端口传输 104
7.4.1 从传输的Avalon总线信号 105
7.4.2 Avalon总线上的从端口读传输 106
7.4.3 在Avalon总线上的从端口写传输 110
7.5 Avalon主端口传输 114
7.5.1 主传输的Avalon信号 115
7.5.2 Avalon总线上的基本主端口读传输 116
7.5.3 Avalon总线上的基本主端口写传输 117
7.6 高级Avalon总线传输 119
7.6.1 流传输模式 119
7.6.2 Avalon总线控制信号 124
7.7 片外设备与Avalon总线接口 125
7.7.1 从传输的Avalon三态信号 126
7.7.2 无延迟的Avalon三态从端口读传输 127
7.7.3 Avalon三态从端口写传输 128
第8章 Nios Ⅱ系统开发设计基础 130
8.1 Nios Ⅱ系统设计开发流程概述 130
8.2 SOPC Builder进行硬件开发 130
8.2.1 SOPC Builder简介 130
8.2.2 SOPC Builder开发流程 133
8.2.3 用户自定义组件创建与使用 137
8.3 Nios Ⅱ IDE软件开发 137
8.3.1 Nios Ⅱ IDE简介 138
8.3.2 Nios Ⅱ IDE开发流程 140
8.3.3 HAL系统库 151
8.3.4 高级编程 181
第三部分 Nios Ⅱ实践开发 194
第9章 Nios Ⅱ系统设计基础开发实例初级篇9.1 Hello_world实验 194
9.1.1 实验目的 194
9.1.2 实验内容 194
9.1.3 实验步骤 194
9.2 LED实验 201
9.2.1 实验目的 201
9.2.2 实验内容 201
9.2.3 实验步骤 201
9.3 基于Nios Ⅱ的UART串口实验 205
9.3.1 实验目的 205
9.3.2 实验内容 205
9.3.3 实验步骤 206
9.4 PIO实验 210
9.4.1 实验目的 210
9.4.2 实验内容 211
9.4.3 实验步骤 211
第10章 Nios Ⅱ系统设计综合提高实例中级篇10.1 Flash存储器实验 221
10.1.1 实验目的 221
10.1.2 实验内容 221
10.1.3 实验步骤 221
10.2 SSRAM和SDRAM存储器实验 230
10.2.1 实验目的 230
10.2.2 实验内容 231
10.2.3 实验步骤 231
10.3 DMA实验 238
10.3.1 实验目的 238
10.3.2 实验内容 239
10.3.3 实验原理 239
10.3.4 实验步骤 239
10.4 VGA实验 245
10.4.1 实验目的 245
10.4.2 实验内容 245
10.4.3 实验步骤 245
10.5 Nios Ⅱ自定义指令实验 251
10.5.1 实验目的 251
10.5.2 实验内容 251
10.5.3 实验原理 251
10.5.4 实验步骤 254
第11章 基于嵌入式操作系统的Nios Ⅱ系统设计与应用高级篇11.1 Hello μC/OS-Ⅱ实验 259
11.1.1 实验目的 259
11.1.2 实验内容 259
11.1.3 实验步骤 259
11.2 基于μC/OS-Ⅱ的TCP/IP SocketServer实验 262
11.2.1 实验目的 262
11.2.2 实验内容 263
11.2.3 实验步骤 263
11.3 μClinux内核与根文件系统的移植及Flash在μClinux下的使用实验 268
11.3.1 实验目的 268
11.3.2 实验内容 269
11.3.3 实验步骤 269
11.3.4 Linux简介 283
11.4 μClinux下应用程序的建立与使用实验 284
11.4.1 实验目的 284
11.4.2 实验内容 284
11.4.3 实验步骤 285
11.5 μClinux下Ethernet通信实验 287
11.5.1 实验目的 287
11.5.2 实验内容 288
11.5.3 实验步骤 288
11.6 μClinux下USB接口实验 299
11.6.1 实验目的 299
11.6.2 实验内容 299
11.6.3 实验步骤 299
参考文献 316