第1章 直接数字频率合成原理1.1 DDS的基本概念 2
1.2 相位累加器 6
1.3 正弦查表 9
1.4 D/A变换器 16
1.4.1 数字编码 16
1.4.2 输出波形 23
1.5 具有调制能力的DDS系统 24
1.6 逼近频率合成 28
第2章 DDS中的相位和杂散噪声2.1 引言 33
2.2 矩形波输出 34
2.2.1 拟周期脉冲删除 34
2.2.2 基于修正的恩格尔级数展开的系统 38
2.2.3 基于连分式展开的系统 41
2.2.4 基于展开组合的系统 43
2.2.5 杂散信号 45
2.3 正弦波输出 49
2.3.1 量化输出正弦波的傅里叶分析 49
2.3.2 相位截断正弦波的频谱分析 50
2.3.3 正弦字的截断 56
2.3.4 背景杂散信号电平的估计 57
2.3.5 W和S之间的关系 59
2.4 D/A变换器的噪声分析 60
2.4.1 量化引起的信噪比 60
2.4.2 D/A变换器引起的非线性杂散信号 62
2.4.3 突发性尖脉冲 64
2.5 脉冲速率频率合成器的频谱 68
第3章 DDS中相位噪声和杂散信号的降低3.1 DDS的噪声特性 72
3.1.1 不同电路的噪声特性 73
3.1.2 DDS的相位噪声 76
3.2 DDS中接近载波的噪声 78
3.2.1 DDS输出噪声的计算 78
3.2.2 接近载波噪声的理论基础 80
3.2.3 杂散频谱的估计 82
3.2.4 实验结果及讨论 83
3.3 输出滤波器 87
3.4 改进DDS电路的设计 88
3.4.1 降低ROM的容量 88
3.4.2 降低突发性尖脉冲的方法 92
3.5 DDS频谱性能的改进 94
3.6 DDS与PLL的组合 98
3.6.1 DDS与PLL组合合成器 98
3.6.2 十进制DDS的设计 101
第4章 分数-N频率合成器原理4.1 FNPLL环路 108
4.1.1 FNPLL环路的组成 108
4.1.2 FNPLL环路的工作原理 109
4.2 FNPLL环路简化频率合成 112
4.3 使用FNPLL环路的频率合成器 115
4.4 DDS控制吞脉冲分数-N频率合成原理 118
4.5 DDS控制吞脉冲分数-N环路的杂散相位调制 121
4.6 双模式分频器 126
4.7 多级调制分数分频器 128
4.7.1 分数分频的新方法 129
4.7.2 具有∑-△结构的分数-N频率合成中的杂散信号 135
4.7.3 分数分频器的实现 135
第5章 低噪声微波频率合成器的设计原理5.1 微波环路的基本框图 139
5.2 微波环路中的加性噪声 142
5.3 用环路滤波器改善输出噪声 144
5.4 微波频率合成举例 146
5.4.1 超低噪声微波频率合成器 146
5.4.2 雷达和通信系统中的低噪声频率合成器 149
第6章 新的DDS结构 153
6.1 混合DDS 153
6.1.1 混合DDS结构 153
6.1.2 800MHz混合DDS 157
6.2 DDS后接重复分频和混频器 159
6.2.1 总的要求 159
6.2.2 5100结构作为偏移合成器 160
6.2.3 混频和分频链的前后端 163
6.3 综合技术结构 166
6.4 IIR滤波方法 167
6.4. IIR谐振器 167
6.4.2 用TMS320C30产生正弦波 168
6.5 复位方法 169
6.5.1 无稳定性控制的IIR滤波器 169
6.5.2 有稳定性控制的IIR滤波器 169
6.5.3 有稳定性控制和小τD值的IIR滤波器 170
6.5.4 DCSW方法 170
6.5.5 IIR-ALT方法 171
6.6 实现与试验结果 171
6.6.1 数值输出 172
6.6.2 模拟输出 174
附录 176
附录A：拉普拉斯变换 176
附录B：z变换 177
附录C：DDS输出的傅里叶变换 178
附录D：正交调制器相位误差的数字相位预矫正 180