上篇 基础与设计 2
第1章 VLSI的特征及任务 2
1.1 VLSI的概念与基本技术 2
1.1.1 VLSI的基本技术与发明 2
1.1.2 学科体系 3
1.2 VLSI的种类 4
1.2.1 按功能分类 4
1.2.2 按器件分类 6
1.3 半导体技术路线图 7
1.4 对系统的影响 7
1.4.1 计算机系统 8
1.4.2 通信网络系统 9
1.4.3 数字家电系统 9
第2章 VLSI的器件 11
2.1 VLSI的构成要素 11
2.2 MOS晶体管 11
2.2.1 MOS的基本构造 11
2.2.2 MOS的工作原理与工作区域 13
2.2.3 MOS的电流电压特性 13
2.2.4 MOS的器件模型 14
2.2.5 MOS的等效电路模型 17
2.3 二极管 18
2.4 电阻 19
2.5 电容 20
2.6 电感 22
2.7 器件隔离 22
2.8 布线 23
2.8.1 多层布线 23
2.8.2 布线电容 24
2.9 VLSI技术的比例缩小法则 25
第3章 逻辑电路 27
3.1 CMOS逻辑电路 27
3.1.1 倒相器 27
3.1.2 NAND门 29
3.1.3 NOR门 29
3.1.4 传输门 30
3.1.5 选择器 31
3.1.6 异或门 32
3.1.7 CMOS复合门 33
3.1.8 时钟CMOS逻辑电路 33
3.1.9 动态CMOS逻辑电路 34
3.1.10 电流型逻辑电路 35
3.2 CMOS逻辑电路的工作速度 35
3.2.1 门延迟时间 35
3.2.2 布线的延迟时间 36
3.3 CMOS逻辑电路的功率消耗 38
3.3.1 CMOS逻辑电路消耗功率的因素 38
3.3.2 CMOS-VLSI的功率消耗 39
3.4 控制电路 41
3.4.1 寄存器 41
3.4.2 同步系统 41
3.4.3 计数器 44
第4章 逻辑VLSI 46
4.1 数字运算电路 46
4.1.1 加法运算 46
4.1.2 减法电路 48
4.1.3 乘法运算 48
4.2 时钟的发生与分配 50
4.2.1 时钟的发生 50
4.2.2 时钟的分配 51
4.3 控制方式 52
4.3.1 硬件方式 52
4.3.2 程序控制 52
4.3.3 流水线控制 52
4.3.4 接口电路 53
4.4 系统结构级的低功耗技术 55
4.5 微处理器 56
4.5.1 系统结构 56
4.5.2 MPU的开发例子 60
4.5.3 数字信号处理器 61
4.6 专用VLSI 62
4.6.1 图像处理VLSI 62
4.6.2 通信VLSI 63
第5章 半导体存储器 65
5.1 存储器的种类和基本结构 65
5.2 SRAM 67
5.3 DRAM 69
5.4 掩膜ROM 72
5.5 浮置栅存储器 73
5.5.1 可编程ROM 73
5.5.2 快闪存储器 74
5.6 强电介体存储器 75
5.7 存储器混载VLSI 77
第6章 模拟VLSI 78
6.1 基本的CMOS模拟电路 78
6.2 运算放大器 82
6.2.1 单输出运算放大器 82
6.2.2 全差动运算放大器 84
6.3 比较器 85
6.3.1 基本功能 85
6.3.2 倒相斩波型比较器 86
6.3.3 锁存器型比较器 86
6.4 模拟开关 86
6.5 A/D、D/A转换的基本动作 87
6.6 D/A转换器 88
6.6.1 电容阵列D/A转换器 88
6.6.2 电阻串D/A转换器 88
6.6.3 电流加法D/A转换器 90
6.7 A/D转换器 90
6.7.1 采样保持电路 90
6.7.2 逐次逼近型A/D转换器 91
6.7.3 并行比较型A/D转换器 91
6.7.4 串并联A/D转换器 92
6.7.5 流水线A/D转换器 93
6.7.6 超采样△∑A/D转换器 94
6.7.7 开发例子及系统应用 96
6.8 模拟滤波器 97
6.8.1 连续时间滤波器 97
6.8.2 开关电容滤波器 99
第7章 无线通信电路 103
7.1 无线通信电路 103
7.1.1 无线通信方式 103
7.1.2 无线电路的结构框图 103
7.1.3 低噪声放大器 106
7.1.4 混频器 106
7.1.5 中频电路 108
7.2 压控振荡电路 109
7.2.1 LC型VCO 109
7.2.2 环形振荡器型VCO 111
7.3 锁相环 111
7.3.1 锁相环概要及应用 111
7.3.2 锁相环的结构 112
7.3.3 锁相环的电路要素 113
7.3.4 锁相环的特性 113
7.4 延迟锁定环路 114
7.5 RF电路混载系统VLSI的开发实例 115
第8章 VLSI的设计方法及构成方法 117
8.1 VLSI设计方法与开发过程 117
8.1.1 系统设计（工作级描述） 122
8.1.2 功能设计（RTL描述） 122
8.1.3 逻辑设计（门级描述） 122
8.1.4 功能／逻辑验证 123
8.1.5 电路设计 124
8.1.6 版图设计 125
8.1.7 考虑元器件偏差时的设计 126
8.1.8 AD混载LSI中的交调失真噪声 126
8.2 VLSI的设计方式 128
8.2.1 全定制方式 129
8.2.2 单元基方式 129
8.2.3 门阵列方式 129
8.2.4 现场可编程门阵列 130
8.2.5 系统实现方法的比较 131
第9章 VLSI的测试 132
9.1 测试的目的 132
9.2 测试的种类 132
9.2.1 DC测试 132
9.2.2 AC测试 133
9.2.3 功能测试 134
9.3 研究·开发阶段的测试（评价） 134
9.4 批量生产中的分选测试 134
9.5 测试设备 135
9.5.1 逻辑VLSI测试设备 135
9.5.2 电子束测试设备 136
9.6 测试简易化技术 137
9.6.1 扫描通道 137
9.6.2 电平敏感扫描方案 137
9.6.3 边界扫描 138
9.6.4 内建自测试 138
引用·参考文献 140
下篇 制造工艺 146
第10章 LSI的制造工艺及其课题 146
10.1 集成电路的大规模化 146
10.1.1 高度集成化的趋势 147
10.1.2 微细加工 147
10.2 成品率与可靠性 148
10.2.1 成品率与通过量 148
10.2.2 防止缺陷的产生 150
10.2.3 缺陷的补救 150
10.2.4 可靠性 151
10.2.5 软差错 151
10.3 存储器面临的课题 152
10.3.1 DRAM的课题 153
10.3.2 快闪存储器的课题 155
10.4 微处理器的课题 156
10.4.1 芯片功能的提高 156
10.4.2 工作频率的提高 157
10.4.3 亚阈电流的抑制 159
10.5 MOS晶体管的课题 159
10.5.1 晶体管的比例缩小法则 159
10.5.2 布线的比例缩小法则 162
10.6 未来的LSI 163
第11章 集成化工艺 165
11.1 集成化工艺模块 165
11.2 基本的集成化工艺 169
11.3 衬底结构 171
11.3.1 晶片结构 171
11.3.2 SOI衬底 172
11.4 器件隔离结构 173
11.4.1 LOCOS法 173
11.4.2 沟槽隔离 174
11.5 晶体管的结构 175
11.5.1 源极-漏极结构 175
11.5.2 栅极结构 176
11.5.3 应变晶体管 177
11.6 存储器单元的结构 178
11.6.1 DRAM单元 179
11.6.2 SRAM单元 179
11.6.3 快闪EEPROM单元 180
11.6.4 FeRAM 182
11.6.5 其他存储器单元 182
11.7 逻辑门 183
11.8 多层布线 184
11.9 集成化综合技术 185
11.9.1 MOS集成电路 185
11.9.2 BiCMOS集成电路 185
11.9.3 双极集成电路 185
11.10 集成化工艺面临的课题以及对应措施 186
11.10.1 器件特性 186
11.10.2 微细加工 187
11.10.3 自对准技术 188
11.10.4 无边界布线 190
11.10.5 平坦化 190
11.11 集成化工艺的未来 191
第12章 平版印刷术 194
12.1 平版印刷术概要 194
12.1.1 光刻蚀工艺 194
12.1.2 曝光装置的种类 195
12.1.3 腐蚀 196
12.2 曝光方式 197
12.2.1 光曝光方式的发展 197
12.2.2 超分辨技术 199
12.2.3 接近效应修正 200
12.2.4 液浸曝光 201
12.2.5 电子束曝光 202
12.2.6 X射线曝光 203
12.2.7 EUV（X射线缩小投影法） 203
12.2.8 离子束法 204
12.2.9 掩模重合 204
12.3 光刻胶 204
12.3.1 光刻胶的特性 205
12.3.2 负型光刻胶 207
12.3.3 正型光刻胶 207
12.3.4 电子束光刻胶 208
12.3.5 X射线光刻胶 209
12.3.6 远紫外线（DeepUV）光刻胶 209
12.3.7 离子束用光刻胶 209
12.3.8 无机光刻胶材料 210
12.3.9 化学放大型光刻胶 210
12.3.10 多层光刻胶与甲硅烷基化工艺 211
12.3.11 防反射膜 213
第13章 腐蚀 214
13.1 腐蚀概要 214
13.2 湿法腐蚀 214
13.3 干法刻蚀 215
13.3.1 刻蚀的原理 216
13.3.2 刻蚀机理 219
13.3.3 反应过程 220
13.4 干法刻蚀设备 222
13.4.1 圆筒型等离子体刻蚀 222
13.4.2 微波等离子体刻蚀 223
13.4.3 反应性离子刻蚀 223
13.4.4 低温刻蚀 225
13.5 反应气体 226
13.5.1 各种材料的刻蚀气体 226
13.5.2 反应气体的设计 227
13.6 干法刻蚀中的问题 230
13.6.1 选择性 230
13.6.2 加工形状的控制 231
13.6.3 光刻胶的影响 232
13.6.4 高深宽比加工 232
13.6.5 除去有害杂质 233
13.6.6 损伤 233
13.7 未来的干法刻蚀技术 234
第14章 氧化 235
14.1 硅氧化法 235
14.1.1 氧化炉 235
14.1.2 氧化数据 236
14.2 硅氧化膜的生长规律 236
14.2.1 Deal-Grove模型 236
14.2.2 Mott-Cabrera模型 238
14.3 薄氧化膜的形成 239
14.4 Si-SiO2界面状态 240
14.4.1 Si-SiO2界面模型 240
14.4.2 Si-SiO2界面状态的观察 241
14.5 杂质浓度对氧化的影响 242
14.5.1 多晶硅的氧化·面方位依赖性 242
14.5.2 杂质增强氧化 242
14.6 杂质偏析 243
14.7 直接氮化膜 244
14.8 其他课题 245
第15章 掺杂 246
15.1 掺杂方法 246
15.2 杂质扩散的原理 248
15.2.1 扩散的原理 248
15.2.2 增速、减速扩散 250
15.3 离子注入的原理 251
15.3.1 基本原理 251
15.3.2 LSS理论 253
15.3.3 沟道渗透 255
15.4 高浓度离子注入 256
15.4.1 课题 256
15.4.2 偏聚 256
15.5 离子注入的应用 257
15.5.1 沟道掺杂 257
15.5.2 沟道阻断 257
15.5.3 源极—漏极的形成 258
15.5.4 形成SOI衬底 258
第16章 淀积绝缘膜 259
16.1 绝缘膜淀积方法的分类 259
16.2 PVD 259
16.2.1 真空蒸发 259
16.2.2 溅射淀积法 260
16.2.3 反应性蒸发及反应性溅射淀积法 261
16.2.4 激光剥离法 261
16.3 CVD 261
16.3.1 CVD法绝缘膜及其反应气体 262
16.3.2 常压、低压CVD 263
16.4 等离子体CVD 263
16.4.1 等离子体CVD中的反应 263
16.4.2 等离子体CVD-SiN膜的性质 264
16.5 CVD淀积膜的性质 265
16.5.1 台阶覆盖性 265
16.5.2 CVD-PSG膜 266
16.5.3 CVD-Si3N4膜 266
16.5.4 多晶硅 268
16.5.5 CVD膜的应力 269
16.5.6 软熔 271
16.6 涂敷膜 272
16.6.1 SOG以及SOD 272
16.6.2 溶胶·凝胶法 272
16.6.3 喷雾成膜 272
第17章 电极和布线 274
17.1 电极和布线的任务 274
17.2 电极和布线的材料 275
17.3 电极和布线的淀积方法 275
17.3.1 真空蒸发 276
17.3.2 溅射法 277
17.3.3 MOCVD法 278
17.3.4 电镀 280
17.4 电极结构 282
17.4.1 结构的变迁 282
17.4.2 器件形成工艺及其相容性 282
17.5 阻挡金属技术 283
17.5.1 Al布线接触部分的耐热性 283
17.5.2 利用阻挡金属提高耐热性 284
17.6 镶嵌布线 285
17.7 多层布线与平坦化 286
17.7.1 偏压溅射法 287
17.7.2 CMP 288
17.7.3 基于涂敷膜的平坦化 290
17.8 布线的可靠性 291
17.8.1 电迁徙 292
17.8.2 应力迁徙 294
第18章 后工序——封装 297
18.1 前工序与后工序 297
18.2 封装 298
18.3 三维实装 299
引用·参考文献 300