概述（PCB的EMC设计和布局） 1
第1章 整体上节省时间和降低成本 5
1.1 使用这些EMC技术的原因 5
1.1.1 发展趋势——降低成本和及时占领市场 5
1.1.2 降低单位制造成本 7
1.1.3 实现无线数据通信 9
1.1.4 允许采用最新的IC设计和IC封装技术 11
1.1.5 尽早符合大功率数字信号处理的EMC要求 12
1.1.6 改善模拟电路的抗扰度 12
1.2 “高速”意味着什么 13
1.3 PCB的电子学发展趋势和它们在PCB上的执行 16
1.3.1 芯片的缩小 16
1.3.2 封装的缩小 19
1.3.3 电源电压的降低 20
1.3.4 PCB正在变得与任何硬件和软件同样重要 21
1.3.5 EMC测试的发展趋势 21
1.4 通过对设计技术管理来降低开发周期风险和返修率 22
1.4.1 指导原则、数学公式和场求解器 22
1.4.2 虚拟设计 23
1.4.3 实验验证 28
参考文献 29
第2章 隔离和接口抑制 30
2.1 隔离技术简介 30
2.2 PCB层次上的屏蔽 30
2.2.1 PCB层次上采取屏蔽措施的原因 31
2.2.2 PCB层次上的屏蔽综述 32
2.2.3 PCB上屏蔽罩壳的类型 35
2.2.4 PCB上屏蔽罩壳的固定和安装 37
2.2.5 PCB上屏蔽罩壳的材料 38
2.2.6 屏蔽罩壳上的孔洞和缝隙 39
2.2.7 截止频率以下的波导技术 41
2.2.8 近场对屏蔽的影响 43
2.2.9 空腔谐振 44
2.3 互连接和屏蔽 47
2.4 屏蔽和散热技术的组合应用 51
2.5 环境问题 52
2.6 PCB层次上的滤波 53
2.6.1 PCB层次上采用滤波技术的原因 53
2.6.2 PCB层次上的滤波技术综述 53
2.6.3 高性能的滤波要求一个高质量的RF参考面 55
2.6.4 单级低功率和信号PCB的滤波器设计 55
2.6.5 PCB层次上的电源滤波器 63
2.6.6 屏蔽连接器的滤波 63
2.7 离板互连接的设置 64
参考文献 65
第3章 PCB与底板的搭接 67
3.1 PCB与底板的搭接简介 67
3.1.1 什么是底板 68
3.1.2 什么是搭接 69
3.1.3 混合型搭接 73
3.1.4 地环路和传统惯例 74
3.2 为什么要把PCB的0V参考面搭接到底板上 75
3.2.1 降低转移阻抗 75
3.2.2 更好地控制边缘场 77
3.3 所关心的最高频率 78
3.4 PCB和它的底板较为靠近的优点 80
3.5 控制PCB-底板间的空腔谐振 81
3.5.1 为什么和怎么会形成空腔谐振 81
3.5.2 波长准则 83
3.5.3 通过增加搭接点的数目来提高谐振频率 84
3.5.4 假如无法使用足够的搭接点该怎么办 88
3.5.5 扩展谐振频率的宽度来降低它的峰值幅度 88
3.5.6 通过设计来避开引起问题频率上的谐振 89
3.5.7 正确地选用电容器 91
3.5.8 使用电阻器来阻尼空腔谐振 91
3.5.9 使用吸波器来阻尼空腔谐振 92
3.5.10 降低容性搭接的阻抗 93
3.5.11 使用屏蔽技术 94
3.5.12 使用全屏蔽的PCB组件 95
3.6 子板和小背板 95
参考文献 96
第4章 0V参考面和电源参考面 98
4.1 参考面简介 98
4.2 参考面的设计问题 101
4.2.1 参考面尺寸 101
4.2.2 参考面中的缝隙和孔洞的处理 103
4.2.3 网格化面和铜质充填 108
4.2.4 器件与参考面间的连接 109
4.2.5 隔热衬垫 112
4.2.6 器件的设置 113
4.2.7 充填和网格 114
4.2.8 0V参考面中的谐振 116
4.2.9 参考面对中的空腔谐振 117
4.2.10 降低来自参考面对的侧边射击发射 121
4.2.11 为主动信号或电源选择正确的通孔位置 124
4.2.12 何时和如何变更线条的层次 124
4.2.13 用于安装DC/DC变换器和时钟的元件层面 125
4.3 0V参考面的分割已不再是一个良好的实践 125
4.4 线条必须跨越一个分割的0V或电源参考面的情况 129
4.5 高密度互连接、堆焊和微化孔PCB技术 131
4.6 全屏蔽PCB组件 132
参考文献 135
第5章 包括掩埋电容在内的去耦合技术 137
5.1 去耦合简介 137
5.2 使用分列电容器的去耦合 140
5.2.1 在电路的什么位置上需要使用去耦电容 140
5.2.2 在IC和多芯片模块中设置去耦电容的好处 141
5.2.3 需要使用多大电容量的去耦电容 142
5.2.4 去耦电容的类型 143
5.2.5 减小电流环路的布局 144
5.2.6 去耦电容的串联谐振 148
5.2.7 在去耦合中铁氧体的使用 150
5.2.8 把一个去耦电容分割为二 151
5.2.9 以并联的方式使用多个去耦电容 152
5.2.10 降低去耦电容ESL的其他方法 157
5.3 使用0V／电源参考面对的去耦合 159
5.3.1 使用0V／电源参考面对的去耦合效益简介 159
5.3.2 一个0V／电源参考面对的分布电容 159
5.3.3 使用0V／电源参考面对时的PCB 0V和电源布线 161
5.3.4 去耦电容的位置 164
5.3.5 当使用0V／电源参考面对时如何消除去耦电容的并联谐振 165
5.3.6 0V／电源参考面对中的空腔谐振 166
5.3.7 用去耦电容搭接参考面来提高谐振频率 168
5.3.8 由π型滤波器来向电源参考面岛供电 169
5.3.9 阻尼空腔谐振的峰值 171
5.3.10 参考面的扩展电感 171
5.3.11 20H规则 172
5.3.12 充分利用去耦电容串联谐振的优点 173
5.3.13 去耦电容壁 173
5.3.14 用于降低发射的其他0V／电源参考面对技术 174
5.3.15 掩埋电容技术 174
5.4 用于模拟电源总线阻抗的场求解器及其程序 179
参考文献 180
第6章 传输线 183
6.1 PCB上的匹配传输线 183
6.1.1 简介 183
6.1.2 传播速度v和特性阻抗Z0 186
6.1.3 阻抗非连续性效应 187
6.1.4 保持Z0为恒定值的效果 190
6.1.5 时域反射测量技术 191
6.1.6 什么时候需要使用匹配传输线 192
6.1.7 现代产品中使用匹配传输线的重要性 197
6.1.8 问题的关键所在是信号的真实上升／下降时间 197
6.1.9 噪声和抗扰度问题应该包括在设计考虑之中 200
6.1.10 线条两端的波形计算 202
6.1.11 两种常用类型的传输线 203
6.1.12 共面传输线 205
6.1.13 容性负载的影响 206
6.1.14 PCB上设置测试线条的需要 209
6.1.15 上升时间和频率之间的关系 210
6.2 传输线的终端法 211
6.2.1 终端法的类型 212
6.2.2 驱动器的困难所在 217
6.2.3 传输线匹配中折中方案的选择 218
6.2.4 带有智能终端器的IC 220
6.2.5 双向终端法 220
6.2.6 非线性终端技术 221
6.2.7 终端补偿 222
6.2.8 传输线端头上终端器的位置 223
6.3 传输线布线的制约 223
6.3.1 一般布线原则 223
6.3.2 通过电缆离开一个产品的传输线 226
6.3.3 产品内部PCB间的互连接 227
6.3.4 线条在PCB中变更层次 229
6.3.5 线条穿越PCB参考面的沟槽或缝隙 233
6.3.6 避免线条形成尖锐的拐角 234
6.3.7 利用通孔或去耦电容连接返回电流平面 235
6.3.8 通孔短截线的影响 235
6.3.9 通孔周围区域布线的选择和影响 237
6.3.10 PCB层叠和布线所造成的其他影响 238
6.3.11 有关微带线的一些问题 241
6.4 匹配差分传输线 242
6.4.1 差分信号简介 242
6.4.2 在差分传输线中的CM和DM特性阻抗 244
6.4.3 离开PCB或穿越分割参考面的差分传输线 247
6.4.4 差分信号传输中的失衡控制 248
6.4.5 布线的非对称性 254
6.5 介质材料的选择 256
6.5.1 编织基板的影响 256
6.5.2 其他类型的PCB介质 258
6.6 匹配阻抗连接器 259
6.7 屏蔽的PCB传输线 261
6.7.1 沟道化带状线 261
6.7.2 在PCB内部形成全屏蔽的传输线 262
6.8 相关的一些其他问题 263
6.8.1 阻抗匹配、变换和AC耦合 263
6.8.2 留有安全裕度是一种良好的工程实践 264
6.8.3 滤波 265
6.8.4 CM扼流圈 267
6.8.5 用串行数据总线代替并行总线 267
6.8.6 FR4和铜材的损耗 268
6.8.7 微带线涂敷所带来的问题 269
6.8.8 搭接导线和插针的影响 270
6.9 使用模拟器和求解器来帮助我们设计匹配传输线 270
参考文献 273
第7章 包括微化孔在内的布线和层叠技术 277
7.1 布线、层叠和微化孔技术 277
7.2 布线选择技术和技巧 277
7.3 层叠 278
7.3.1 从减小线条与参考面间距中获益 279
7.3.2 从减小元件与参考面间距中获益 280
7.3.3 铜平衡 280
7.3.4 单层PCB 283
7.3.5 双层PCB 284
7.3.6 4层PCB 285
7.3.7 6层PCB 288
7.3.8 8层PCB 290
7.3.9 多于8层的PCB 291
7.3.10 在工程实践中PCB的层数和成本效益的考虑 292
7.4 使用区域充填或网格化形成铜平衡的EMC问题 294
7.5 PCB中的高密度互连接技术 296
7.5.1 什么是HDI 296
7.5.2 HDI的EMC优势 297
7.5.3 HDI技术的选用和成本 298
7.5.4 使用HDI技术时的PCB设计问题 299
7.5.5 有关HDI技术的参考文献 299
7.6 线条的电流容量 299
7.6.1 承受浪涌和瞬态电流的能力 299
7.6.2 PCB线条所能承受的最大连续DC和低频电流 303
7.6.3 在PCB电源分配系统中的电压降 303
7.6.4 PCB线条所能承受的连续RF电流 303
7.6.5 关于电流承受能力计算的精确度考虑 304
7.7 布局对瞬态和浪涌电压的承受能力 305
7.7.1 线条与线条以及线条与金属体的间距 305
7.7.2 由于必须符合降低危险物质限制指令所引起的EMC和安全问题 306
参考文献 308
第8章 PCB的EMC设计中最后需要提及的一些问题 312
8.1 电源与PCB的连接 312
8.2 低介电常数的介质 313
8.3 IC的芯片级封装 316
8.4 在板芯片 316
8.5 PCB的散热问题 317
8.5.1 散热器对EMC性能的影响 317
8.5.2 散热器的RF谐振 319
8.5.3 散热器与PCB参考面的搭接 320
8.5.4 屏蔽和散热技术的结合使用 326
8.5.5 其他可利用的散热技术 328
8.5.6 用于功率器件的散热技术 329
8.6 封装谐振 331
8.7 消除用于探针板或飞行探头测试的测试盘 332
8.8 未使用的I/O插针 335
8.9 晶体和振荡器 336
8.10 IC选用技巧 336
8.11 传输线端头上的终端器位置 337
8.12 电磁能带隙 338
8.13 PCB设计中最后两个需要注意的细节 340
8.14 密切注意PCB制造厂商对层次布局和层叠的改变 340
8.15 生产过程中对EMC设计的检验 342
8.15.1 在设计图上注明用于EMC设计的要点或所使用的关键元件 343
8.15.2 EMC设计的质量控制步骤 343
参考文献 344
附录 347
附录A 项目EMC寿命周期 347
附录B 英文缩略语索引 348