第1章 可编程逻辑器件概述 1
1.1 数字逻辑电路设计与ASIC技术 1
1.1.1 数字逻辑电路设计方法 1
1.1.2 ASIC及其设计方法 1
1.2 PLD概述 2
1.2.1 PLD的发展 2
1.2.2 PLD的分类 3
1.3 PLD逻辑表示法 3
1.4 PLD的设计与开发 5
1.4.1 PLD的设计流程 5
1.4.2 PLD的开发环境 7
1.4.3 IP核复用技术 7
习题1 8
第2章 大规模可编程逻辑器件CPLD/FPGA 9
2.1 CPLD结构与工作原理 9
2.1.1 Lattice公司的CPLD器件系列 9
2.1.2 ispLSI1016的结构 10
2.1.3 ispLSI系列器件的主要技术特性 14
2.1.4 ispLSI器件的设计与编程 15
2.2 FPGA内部结构与工作原理 16
2.3 CPLD/FPGA产品概述 18
2.3.1 Altera公司产品 18
2.3.2 Xilinx公司产品 20
2.3.3 Lattice公司产品 21
2.4 编程与配置 21
2.4.1 在系统可编程ISP 21
2.4.2 配置 21
2.5 CPLD与FPGA的比较和选用 23
习题2 24
第3章 常用EDA软件 25
3.1 isp Design EXPERT System编程软件 25
3.1.1 建立设计项目 25
3.1.2 原理图源文件输入 26
3.1.3 功能和时序仿真 29
3.1.4 器件适配 30
3.1.5 器件编程 31
3.1.6 VHDL源文件输入方法 33
3.2 Quartus II操作指南 35
3.2.1 建立设计工程 35
3.2.2 原理图源文件输入 37
3.2.3 编译 40
3.2.4 仿真验证 41
3.2.5 器件编程 44
3.2.6 VHDL设计输入方法 46
3.3 ISE开发软件 47
3.3.1 ISE概述 47
3.3.2 新建工程 48
3.3.3 新建VHDL源文件 50
3.3.4 波形仿真 53
3.3.5 设计实现 56
3.3.6 下载配置 59
3.4 ModelSim仿真软件 62
3.4.1 ModelSim与VHDL仿真概述 62
3.4.2 ModelSim仿真步骤 63
3.4.3 VHDL测试文件 67
习题3 71
第4章 VHDL语言基础 72
4.1 VHDL语言的基本组成 72
4.1.1 参数部分 73
4.1.2 实体部分 74
4.1.3 结构体部分 75
4.2 VHDL语言要素 78
4.2.1 文字规则 78
4.2.2 数据对象 80
4.2.3 VHDL中的数据类型 83
4.2.4 VHDL语言的运算符 88
4.2.5 VHDL的属性 92
习题4 93
第5章 VHDL基本描述语句 95
5.1 顺序语句 95
5.1.1 顺序赋值语句 95
5.1.2 IF语句 99
5.1.3 CASE语句 102
5.1.4 LOOP语句 103
5.1.5 NEXT语句 105
5.1.6 EXIT语句 105
5.1.7 WAIT语句 106
5.1.8 NULL语句 107
5.2 并行语句 107
5.2.1 并行信号赋值语句 107
5.2.2 PROCESS进程语句 109
5.2.3 元件例化语句 113
5.2.4 BLOCK块语句 116
5.2.5 GENERATE生成语句 117
习题5 118
第6章 子程序与程序包 124
6.1 子程序 124
6.1.1 函数 124
6.1.2 过程 126
6.2 程序包 128
6.2.1 程序包定义 128
6.2.2 程序包引用 129
6.2.3 常用预定义程序包 129
习题6 130
第7章 常用电路的VHDL描述 131
7.1 组合逻辑电路VHDL描述 131
7.1.1 基本门电路 131
7.1.2 编码器 133
7.1.3 译码器 137
7.1.4 数值比较器 138
7.1.5 数据选择器 139
7.1.6 算术运算 140
7.1.7 三态门电路 141
7.1.8 双向端口设计 142
7.2 时序逻辑电路VHDL描述 143
7.2.1 触发器 144
7.2.2 计数器 147
7.2.3 移位寄存器 150
7.2.4 状态机 152
7.3 存储器设计 155
7.3.1 ROM存储器设计 156
7.3.2 RAM存储器设计 157
习题7 158
第8章 宏功能模块与IP核应用 163
8.1 LPM＿RAM 163
8.1.1 LPM＿RAM宏模块定制 163
8.1.2 工程编译 166
8.1.3 仿真验证 167
8.1.4 查看RTL原理图 172
8.1.5 LPM＿RAM应用 173
8.2 LPM＿ROM宏模块 174
8.2.1 建立初始化数据文件 174
8.2.2 LPM＿ROM宏模块配置 176
8.2.3 仿真验证 179
8.2.4 LPM＿ROM模块调用 181
8.3 时钟锁相环宏模块 182
8.3.1 LPM＿PLL宏模块配置 182
8.3.2 PLL模块调用 187
8.3.3 仿真验证 187
8.4 片内逻辑分析仪 188
8.4.1 新建逻辑分析仪设置文件 188
8.4.2 引脚锁定 192
8.4.3 编程下载 193
8.4.4 信号采样 195
习题8 195
第9章 DSP Builder应用 196
9.1 DSP Builder软件安装 196
9.2 DSP Builder设计实例 196
9.2.1 建立Simulink模型 196
9.2.2 模型仿真 206
9.2.3 模型编译 209
习题9 213
第10章 SOPC Builder应用 214
10.1 SOPC Builder 214
10.2 Nios II综合设计实例 215
习题10 234
第11章 EDA技术实验 235
11.1 原理图输入方式 235
11.1.1 实验一 1位全加器 235
11.1.2 实验二 两位十进制计数器 236
11.2 VHDL文本输入方式 237
11.2.1 实验三 显示译码器 237
11.2.2 实验四 8位加法器 240
11.2.3 实验五 3线-8线译码器 241
11.2.4 实验六 十进制加法计数器 242
11.2.5 实验七 4位十进制计数显示器 244
11.2.6 实验八 用状态机实现序列检测器 247
第12章 综合设计 248
12.1 移位相加8位硬件乘法器 248
12.1.1 设计要求 248
12.1.2 设计原理 248
12.1.3 部分参考程序 249
12.1.4 设计步骤 250
12.1.5 设计报告 250
12.2 秒表 251
12.2.1 设计要求 251
12.2.2 设计原理 251
12.2.3 部分参考程序 252
12.2.4 设计步骤 252
12.2.5 设计报告 252
12.3 抢答器 253
12.3.1 设计要求 253
12.3.2 设计原理 253
12.3.3 部分参考程序 254
12.3.4 设计步骤 256
12.3.5 设计报告 256
12.4 数字钟 256
12.4.1 设计要求 256
12.4.2 设计方案 257
12.4.3 部分参考程序 257
12.4.4 设计步骤 258
12.4.5 设计报告 258
12.5 交通灯控制器 259
12.5.1 设计要求 259
12.5.2 设计原理 259
12.5.3 部分参考程序 260
12.5.4 设计步骤 262
12.5.5 设计报告 262
12.6 多路彩灯控制器 262
12.6.1 设计要求 262
12.6.2 设计方案 262
12.6.3 VHDL参考程序 262
12.6.4 设计步骤 264
12.6.5 设计报告 265
附录A DE2-115实验板引脚配置信息 266
参考文献 270