第1章 数字逻辑基础 1
1.1 数制与编码 1
1.1.1 数制 1
1.1.2 数制间的转换 2
1.1.3 编码 4
1.2 逻辑代数 8
1.2.1 逻辑变量与逻辑函数概念 8
1.2.2 三种基本逻辑及其运算 9
1.2.3 复合逻辑及其运算 11
1.2.4 逻辑函数的描述 14
1.2.5 逻辑代数的定律、规则及常用公式 15
1.3 逻辑函数化简 17
1.3.1 逻辑函数的最简形式 17
1.3.2 逻辑函数的代数化简法 18
1.3.3 图解化简法（卡诺图化简法） 20
1.3.4 具有无关项的逻辑函数及其化简 27
本章小结 30
习题一 30
第2章 逻辑门电路 35
2.1 概述 35
2.2 半导体器件的开关特性 35
2.2.1 半导体二极管的开关特性 35
2.2.2 双极型三极管的开关特性 37
2.2.3 MOS管的开关特性 40
2.3 分立元件门电路 45
2.3.1 二极管与门 45
2.3.2 二极管或门 45
2.3.3 三极管非门 46
2.4 TTL集成门电路 46
2.4.1 TTL集成门电路的结构 46
2.4.2 TTL门电路 49
2.5 MOS门电路 54
2.5.1 NMOS门电路 55
2.5.2 CMOS门电路 56
2.5.3 CMOS集成电路的主要特点和使用中应注意的问题 60
2.6 TTL电路与CMOS电路的接口 60
本章小结 63
习题二 64
第3章 组合逻辑电路 67
3.1 概述 67
3.2 组合逻辑电路的基本分析和设计方法 68
3.2.1 组合逻辑电路的基本分析方法 68
3.2.2 组合逻辑电路的基本设计方法 70
3.3 若干常用的组合逻辑电路 71
3.3.1 全加法器 71
3.3.2 编码器 76
3.3.3 数值比较器 80
3.3.4 译码器 82
3.3.5 数据分配器 89
3.3.6 数据选择器 90
3.4 组合电路中的竞争—冒险 95
3.4.1 竞争—冒险的概念及其产生原因 95
3.4.2 消除竞争—冒险的方法 96
本章小结 98
习题三 99
第4章 触发器 102
4.1 概述 102
4.2 电平型基本RS触发器 102
4.2.1 与非门构成的基本RS触发器 102
4.2.2 或非门构成的基本RS触发器 104
4.2.3 电平型基本RS触发器的动作特点 104
4.3 时钟控制的电平触发器（同步触发器） 105
4.3.1 同步RS触发器 105
4.3.2 同步D触发器 107
4.3.3 同步JK触发器 108
4.3.4 同步T触发器和T′触发器 109
4.3.5 同步触发器的动作特点 109
4.4 主从触发器 110
4.4.1 主从RS触发器 110
4.4.2 主从D触发器 111
4.4.3 主从JK触发器 112
4.5 边沿触发器 115
4.5.1 维持阻塞结构正边沿触发器 115
4.5.2 利用传输延迟时间的负边沿触发器 116
4.6 CMOS触发器 118
4.6.1 带使能端的CMOS型D触发器 118
4.6.2 CMOS主从D触发器 119
4.6.3 CMOS主从JK触发器 120
4.7 钟控触发器的逻辑功能及其描述方法 120
4.7.1 钟控触发器按逻辑功能的分类 120
4.7.2 触发器的电路结构和逻辑功能的关系 122
4.8 不同类型触发器之间的转换 123
4.8.1 D型触发器转换成JK型触发器 123
4.8.2 JK型触发器转换成D触发器 124
4.9 触发器的动态参数 124
本章小结 125
习题四 126
第5章 时序逻辑电路 132
5.1 概述 132
5.2 时序逻辑电路的状态转换表、状态转换图和时序图 134
5.2.1 状态转换表（state table） 134
5.2.2 状态转换图（state diagram） 135
5.2.3 时序图（timing diagram） 135
5.3 同步时序逻辑电路的分析和设计方法 136
5.3.1 同步时序逻辑电路的分析方法 136
5.3.2 同步时序逻辑电路的设计方法 139
5.4 异步时序电路的分析和设计方法 149
5.4.1 脉冲型异步时序电路的分析方法 149
5.4.2 脉冲型异步时序电路的设计方法 151
5.5 几种常用的时序逻辑电路 153
5.5.1 寄存器和移位寄存器（Register and Shift Register） 153
5.5.2 计数器 158
5.5.3 顺序脉冲发生器 176
5.5.4 序列信号发生器 178
5.6 时序逻辑电路中的竞争—冒险现象 179
本章小结 181
习题五 182
第6章 脉冲信号的产生与整形 188
6.1 概述 188
6.2 时基集成电路的结构和工作原理 188
6.2.1 555时基电路的特点和封装 188
6.2.2 555时基电路的工作原理 189
6.2.3 双极型555和CMOS型555的性能比较 193
6.3 施密特触发器 194
6.3.1 集成施密特触发器 195
6.3.2 用555定时器接成的施密特触发器 197
6.3.3 施密特触发器的应用 198
6.4 单稳态触发器 199
6.4.1 用门电路组成的单稳态触发器 199
6.4.2 集成单稳态触发器 202
6.4.3 用555时基电路构成的单稳态触发器 203
6.4.4 单稳态触发器的应用 204
6.5 多谐振荡器 207
6.5.1 对称式多谐振荡器 207
6.5.2 非对称式多谐振荡器 209
6.5.3 环形振荡器 209
6.5.4 用施密特触发器构成的多谐振荡器 211
6.5.5 石英晶体多谐振荡器 212
6.5.6 用555时基电路构成的多谐振荡器 213
6.5.7 压控振荡器 214
本章小结 218
习题六 219
第7章 半导体存储器 221
7.1 概述 221
7.2 只读存储器（ROM） 221
7.2.1 只读存储器的电路结构 221
7.2.2 掩模只读存储器 222
7.2.3 可编程只读存储器（PROM） 223
7.2.4 可擦除的可编程只读存储器（EPROM） 224
7.2.5 电信号擦除的可编程只读存储器（EEPROM） 225
7.2.6 快闪存储器（Flash Memory） 226
7.3 随机存储器（RAM） 227
7.3.1 静态随机存储器（SRAM） 227
7.3.2 动态随机存储器（DRAM） 228
7.4 存储器容量的扩展 229
7.4.1 位扩展方式 229
7.4.2 字扩展方式 229
7.5 用存储器实现组合逻辑函数 231
本章小结 234
习题七 235
第8章 可编程逻辑器件 237
8.1 概述 237
8.2 可编程逻辑器件的基本结构和电路表示方法 238
8.2.1 可编程逻辑器件的基本结构 238
8.2.2 PLD电路的表示方法 238
8.3 可编程阵列逻辑（PAL） 239
8.3.1 基本的PAL电路 239
8.3.2 带寄存器输出的PAL电路 241
8.3.3 两种输出结构的PAL电路 242
8.3.4 带异或输出的PAL电路 243
8.3.5 运算选通反馈结构 246
8.3.6 PAL的应用举例 246
8.4 可编程通用阵列逻辑（GAL） 250
8.4.1 GAL器件的基本结构 250
8.4.2 输出逻辑宏单元OLMC 250
8.4.3 GAL器件的结构控制字 252
8.4.4 输出逻辑宏单元（OLMC）的组态 253
8.4.5 GAL器件行地址映射图 253
8.5 复杂可编程逻辑器件（CPLD） 255
8.5.1 XC9500系列器件结构 255
8.5.2 功能块FB 256
8.5.3 宏单元 256
8.5.4 乘积项分配器（PT） 256
8.5.5 Fast CONNECT开关矩阵 258
8.5.6 输入／输出块（IOB） 258
8.5.7 JTAG边界扫描接口 259
8.6 现场编程门阵列（FPGA） 260
8.6.1 FPGA的基本结构 260
8.6.2 可配置逻辑块（CLB）结构 262
8.6.3 输入／输出块（IOB）结构 267
8.6.4 FPGA的互连资源 270
8.7 在系统可编程逻辑器件（ISP-PLD） 272
8.7.1 ispLSI的基本结构 273
8.7.2 通用逻辑块（GLB） 273
8.7.3 全局布线区GRP 274
8.7.4 输出布线区OORP 274
8.7.5 输入／输出单元 275
8.7.6 时钟网络 276
8.7.7 边界扫描 276
8.7.8 用户电子标签（UES）和保密位 277
本章小结 277
习题八 278
第9章 数／模转换与模／数转换 280
9.1 概述 280
9.2 数／模转换器（DAC） 280
9.2.1 数／模转换器基本原理 280
9.2.2 数／模转换器的主要技术指标 284
9.2.3 集成DAC典型芯片 285
9.2.4 集成DAC的应用 288
9.3 模／数转换器（ADC） 290
9.3.1 模／数转换器基本原理 290
9.3.2 模／数转换器的主要技术指标 297
9.3.3 集成ADC典型芯片 297
9.3.4 集成ADC的应用 303
本章小结 306
习题九 307
附录A 部分习题参考答案 309
附录B 文字符号及其说明 314
参考文献 316