第1章 计算机系统概论 1
1.1计算机的分类 1
1.2计算机的发展简史 2
1.2.1计算机的五代变化 2
1.2.2半导体存储器的发展 3
1.2.3微处理器的发展 3
1.2.4计算机的性能指标 5
1.3计算机的硬件 5
1.3.1硬件组成要素 5
1.3.2运算器 7
1.3.3存储器 7
1.3.4控制器 8
1.3.5适配器与输入输出设备 11
1.4计算机的软件 11
1.4.1软件的组成与分类 11
1.4.2软件的发展演变 12
1.5计算机系统的层次结构 13
1.5.1多级组成的计算机系统 13
1.5.2软件与硬件的逻辑等价性 14
1.5.3三个常用术语的物理概念 15
1.5.4计算机体系结构的分类 15
本章小结 16
习题 16
第2章 运算方法和运算器 18
2.1数据与文字的表示方法 18
2.1.1数据格式 18
2.1.2数的机器码表示 21
2.1.3字符与字符串的表示方法 25
2.1.4汉字的表示方法 27
2.1.5校验码 28
2.2定点加法、减法运算 29
2.2.1补码加法 29
2.2.2补码减法 30
2.2.3溢出概念与检测方法 31
2.2.4基本的二进制加法减法器 32
2.3定点乘法运算 34
2.3.1原码并行乘法 34
2.3.2直接补码并行乘法 39
2.4定点除法运算 41
2.4.1原码除法算法原理 41
2.4.2并行除法器 43
2.5定点运算器的组成 45
2.5.1逻辑运算 45
2.5.2多功能算术逻辑运算单元 47
2.5.3内部总线 51
2.5.4定点运算器的基本结构 52
2.6浮点运算方法和浮点运算器 53
2.6.1浮点加法、减法运算 53
2.6.2浮点乘法、除法运算 56
2.6.3浮点运算流水线 58
2.6.4浮点运算器实例 61
本章小结 63
习题 63
第3章 内部存储器 66
3.1存储器概述 66
3.1.1存储器的分类 66
3.1.2存储器的分级 67
3.1.3主存储器的技术指标 68
3.2 SRAM存储器 68
3.2.1基本的静态存储元阵列 68
3.2.2基本的SRAM逻辑结构 69
3.2.3读写周期波形图 70
3.3 DRAM存储器 71
3.3.1 DRAM存储元的记忆原理 71
3.3.2 DRAM芯片的逻辑结构 72
3.3.3读写周期、刷新周期 73
3.3.4存储器容量的扩充 74
3.3.5高级的DRAM结构 76
3.3.6 DRAM主存读写的正确性校验 80
3.4只读存储器和闪速存储器 81
3.4.1只读存储器ROM 81
3.4.2FLASH存储器 84
3.5并行存储器 87
3.5.1双端口存储器 87
3.5.2多模块交叉存储器 90
3.6 cache存储器 93
3.6.1 cache基本原理 93
3.6.2主存与cache的地址映射 95
3.6.3替换策略 99
3.6.4 cache 的写操作策略 100
3.6.5 Pentium 4的cache组织 100
本章小结 101
习题 102
第4章 指令系统 104
4.1指令系统的发展与性能要求 104
4.1.1指令系统的发展 104
4.1.2对指令系统性能的要求 105
4.1.3低级语言与硬件结构的关系 105
4.2指令格式 106
4.2.1操作码 107
4.2.2地址码 107
4.2.3指令字长度 108
4.2.4指令助记符 109
4.2.5指令格式举例 109
4.3操作数类型 112
4.3.1一般的数据类型 112
4.3.2 Pentium数据类型 112
4.3.3 Power PC数据类型 113
4.4指令和数据的寻址方式 113
4.4.1指令的寻址方式 113
4.4.2操作数基本寻址方式 114
4.4.3寻址方式举例 118
4.5典型指令 122
4.5.1指令的分类 122
4.5.2基本指令系统的操作 123
4.5.3精简指令系统 125
本章小结 126
习题 127
第5章 中央处理机 129
5.1 CPU的功能和组成 129
5.1.1 CPU的功能 129
5.1.2 CPU的基本组成 129
5.1.3 CPU中的主要寄存器 131
5.1.4操作控制器与时序产生器 132
5.2指令周期 132
5.2.1指令周期的基本概念 132
5.2.2 MOV指令的指令周期 134
5.2.3 LAD指令的指令周期 136
5.2.4 ADD指令的指令周期 137
5.2.5 STO指令的指令周期 138
5.2.6 JMP指令的指令周期 140
5.2.7用方框图语言表示指令周期 141
5.3时序产生器和控制方式 143
5.3.1时序信号的作用和体制 143
5.3.2时序信号产生器 144
5.3.3控制方式 146
5.4微程序控制器 147
5.4.1微程序控制原理 147
5.4.2微程序设计技术 153
5.5硬连线控制器 157
5.6传统CPU 159
5.6.1 Intel 8088 CPU 159
5.6.2 IBM 370系列CPU 161
5.7流水CPU 162
5.7.1流水CPU的结构 162
5.7.2流水线中的主要问题 164
5.7.3奔腾CPU 166
5.8 RISC CPU 171
5.8.1 RISC CPU的特点 171
5.8.2 RISC CPU实例 172
5.9多媒体CPU 176
5.9.1多媒体技术的主要问题 176
5.9.2 MMX技术 177
本章小结 179
习题 180
第6章 总线系统 183
6.1总线的概念和结构形态 183
6.1.1总线的基本概念 183
6.1.2总线的连接方式 184
6.1.3总线的内部结构 186
6.2总线接口 187
6.2.1信息传送方式 187
6.2.2总线接口的基本概念 189
6.3总线的仲裁 190
6.3.1集中式仲裁 191
6.3.2分布式仲裁 192
6.4总线的定时和数据传送模式 193
6.4.1总线的定时 193
6.4.2总线数据传送模式 195
6.5 HOST总线和PCI总线 196
6.5.1多总线结构 196
6.5.2 PCI总线信号 197
6.5.3总线周期类型 198
6.5.4总线周期操作 200
6.5.5总线仲裁 201
6.6 InfiniBand标准 201
6.6.1 InfiniBand的体系结构 201
6.6.2 InfiniBand的通信协议 203
本章小结 204
习题 205
第7章 外围设备 207
7.1外围设备概述 207
7.1.1外围设备的一般功能 207
7.1.2外围设备的分类 208
7.2磁盘存储设备 209
7.2.1磁记录原理 209
7.2.2磁盘的组成和分类 211
7.2.3磁盘驱动器和控制器 212
7.2.4磁盘上信息的分布 214
7.2.5磁盘存储器的技术指标 215
7.3磁盘存储设备的技术发展 216
7.3.1磁盘cache 216
7.3.2磁盘阵列RAID 217
7.3.3可移动存储设备 218
7.4磁带存储设备 219
7.5光盘和磁光盘存储设备 220
7.5.1光盘存储设备 220
7.5.2磁光盘存储设备 222
7.6显示设备 223
7.6.1显示设备的分类与有关概念 223
7.6.2字符图形显示器 224
7.6.3图像显示设备 226
7.6.4 VESA显示标准 227
7.7输入设备和打印设备 230
7.7.1输入设备 230
7.7.2打印设备 231
本章小结 232
习题 233
第8章 输入输出系统 235
8.1外围设备的速度分级与信息交换方式 235
8.1.1外围设备的速度分级 235
8.1.2信息交换方式 236
8.2程序查询方式 238
8.3程序中断方式 241
8.3.1中断的基本概念 241
8.3.2程序中断方式的基本I/O接口 243
8.3.3单级中断和多级中断 244
8.3.4中断控制器 249
8.3.5 Pentium中断机制 250
8.4 DMA方式 252
8.4.1 DMA的基本概念 252
8.4.2 DMA传送方式 253
8.4.3基本的DMA控制器 255
8.4.4选择型和多路型DMA控制器 257
8.5通道方式 259
8.5.1通道的功能 260
8.5.2通道的类型 261
8.5.3通道结构的发展 262
8.6通用IO标准接口 263
8.6.1并行IO标准接口SCSI 263
8.6.2串行IO标准接口IEEE 1394 264
本章小结 266
习题 267
第9章 操作系统支持 270
9.1操作系统概述 270
9.1.1操作系统的概念 270
9.1.2操作系统的功能 271
9.1.3操作系统的特性及其需要解决的问题 273
9.1.4操作系统的硬件环境 274
9.2调度 276
9.2.1进程 276
9.2.2调度的层次 277
9.2.3处理机调度的实现 278
9.3存储管理 280
9.3.1分区式存储管理 280
9.3.2交换技术和分布技术 280
9.4虚拟存储器 281
9.4.1虚拟存储器的基本概念 281
9.4.2页式虚拟存储器 283
9.4.3段式虚拟存储器和段页式虚拟存储器 285
9.4.4虚存的替换算法 288
9.5存储保护 289
9.5.1存储区域保护 289
9.5.2访问方式保护 291
9.6奔腾系列机的虚存组织 291
9.6.1存储器模型 292
9.6.2虚地址模式 292
9.6.3分页模式下的地址转换 293
本章小结 294
习题 295
第10章 安腾高性能处理机体系结构 297
10.1高性能处理机体系结构的演变 297
10.1.1 IA体系结构的历史演变 297
10.1.2英特尔64位处理机的两种体系结构 298
10.2安腾体系结构的基本设计思想 299
10.3安腾指令系统结构 302
10.3.1执行单元与指令类型 302
10.3.2安腾寄存器结构 303
10.3.3安腾指令格式 304
10.3.4安腾汇编语言格式 305
10.4指令级并行机制 306
10.4.1推断执行技术 307
10.4.2推测技术 309
10.5双核安腾处理机的组成 312
10.5.1双核安腾处理机的基本特性 312
10.5.2双核安腾处理机的组织结构 314
本章小结 317
习题 318
第11章 并行体系结构 320
11.1体系结构中的并行性 320
11.1.1并行性的概念 320
11.1.2提高并行性的技术途径 321
11.1.3单处理机系统中并行性的发展 321
11.1.4多处理机系统中并行性的发展 322
11.1.5并行处理机的体系结构类型 323
11.2超长指令字处理机 324
11.2.1 VLIW处理机的特点 324
11.2.2 VLIW处理机的结构模型 325
11.2.3典型处理机结构 326
11.3多线程与超线程处理机 328
11.3.1指令级并行与线程级并行 328
11.3.2同时多线程结构 330
11.3.3超线程处理机结构 331
11.4向量处理机 332
11.4.1向量处理的基本概念 332
11.4.2向量处理机的结构 335
11.4.3并行向量处理机 338
11.5对称多处理机 340
11.5.1多处理机系统的分类 340
11.5.2 SMP的基本概念 341
11.5.3 SMP的结构和实例 342
11.5.4多处理机操作系统 344
11.5.5多处理机的cache一致性 345
11.6机群系统 347
11.6.1机群系统的定义和特点 347
11.6.2机群系统的体系结构 348
11.6.3 IBM SP2系统 350
11.6.4超级刀片系统 351
本章小结 354
习题 355
第12章 教学实验设计 357
12.1教学实验仪器与测试工具 357
12.1.1 TEC-8计算机组成与体系结构实验系统 357
12.1.2逻辑测试笔 358
12.2 TEC-8实验系统结构和操作 359
12.2.1模型计算机时序信号 359
12.2.2模型计算机组成 359
12.2.3模型计算机指令系统 362
12.2.4开关、按钮、指示灯 363
12.2.5 E2 PROM中微代码的修改 365
12.3运算器组成实验 371
12.4双端口存储器实验 376
12.5数据通路实验 380
12.6微程序控制器实验 385
12.7 CPU组成与机器指令执行实验 391
12.8中断原理实验 395
第13章 课程综合设计 399
13.1模型机硬连线控制器设计 399
13.2模型机流水微程序控制器设计 404
13.3模型机流水硬连线控制器设计 407
13.4含有阵列乘法器的ALU设计 409
附录A配套光盘与教学设备 412
参考文献 413