第1章 数字电路实验基础 1
1.1 实验环节 1
1.1.1 实验预习 1
1.1.2 实验过程 1
1.1.3 实验中常见问题及解决 2
1.1.4 实验报告 4
1.2 实验器械 4
1.2.1 TDS-4型数字系统综合实验平台简介 5
1.2.2 示波器简介 7
第2章 门电路和组合逻辑电路 9
2.1 门电路特性研究实验 9
2.1.1 实验目的 9
2.1.2 实验器件 9
2.1.3 实验要求 9
2.1.4 实验原理 10
2.1.5 实验预习 11
2.1.6 实验过程及结果分析 11
2.1.7 实验报告及思考题 12
2.1.8 扩展实验及思考 12
2.2 组合逻辑电路实验——译码器与编码器的设计 12
2.2.1 实验目的 13
2.2.2 实验要求 13
2.2.3 实验原理 13
2.2.4 实验预习 14
2.2.5 实验过程及结果分析 14
2.2.6 实验报告及思考题 15
2.2.7 扩展实验 15
2.3 组合逻辑电路实验——数据选择器的设计 15
2.3.1 实验目的 15
2.3.2 实验要求 15
2.3.3 实验原理 16
2.3.4 实验预习 16
2.3.5 实验过程及结果分析 16
2.3.6 实验报告及思考题 16
2.3.7 扩展实验 16
2.4 组合逻辑电路实验——运算部件的设计 16
2.4.1 实验目的 17
2.4.2 实验要求 17
2.4.3 实验原理 17
2.4.4 实验预习 19
2.4.5 实验过程及结果分析 19
2.4.6 实验报告及思考题 20
2.4.7 扩展实验 20
第3章 时序逻辑电路 21
3.1 触发器实验 21
3.1.1 实验目的 21
3.1.2 实验要求 21
3.1.3 基础知识 22
3.1.4 实验预习 24
3.1.5 实验过程及结果分析 24
3.1.6 实验报告及思考题 25
3.2 寄存器及寄存器组的设计 25
3.2.1 实验目的 25
3.2.2 实验要求 25
3.2.3 实验原理 25
3.2.4 实验预习 26
3.2.5 实验过程及结果分析 26
3.2.6 实验报告及思考题 26
3.2.7 扩展实验 26
3.3 计数器/定时器的设计 28
3.3.1 实验目的 28
3.3.2 实验要求 28
3.3.3 实验原理 29
3.3.4 实验预习 29
3.3.5 实验过程 30
3.3.6 实验报告及思考题 31
3.3.7 扩展实验 31
3.4 状态机实验 31
3.4.1 实验目的 32
3.4.2 实验要求 32
3.4.3 实验原理 32
3.4.4 实验预习 35
3.4.5 实验过程 36
3.4.6 实验报告与思考 36
3.4.7 扩展实验 36
第4章 数字逻辑综合课程设计 38
4.1 课程设计要求 38
4.1.1 课程设计内容 38
4.1.2 课程设计过程 39
4.2 课程设计举例 39
4.2.1 霓虹灯显示系统的设计 39
4.2.2 电梯模拟系统的设计 42
4.2.3 洗衣机控制系统的设计 44
4.2.4 超市自动存包系统的设计 44
4.2.5 汽车尾灯控制系统的设计 45
4.3 参考题目 45
第5章 运算器实验 46
5.1 算术逻辑运算单元（ALU）实验 46
5.1.1 实验目的 46
5.1.2 实验要求 46
5.1.3 实验原理 46
5.1.4 实验预习 48
5.1.5 实验过程及结果分析 48
5.1.6 实验报告及思考题 48
5.1.7 扩展实验及思考 49
5.2 运算器构成实验 50
5.2.1 实验目的 51
5.2.2 实验要求 51
5.2.3 实验原理 52
5.2.4 实验预习 52
5.2.5 实验过程及结果分析 53
5.2.6 实验报告及思考题 53
5.2.7 扩展实验 53
第6章 控制器的设计 54
6.1 组合逻辑控制器实验 54
6.1.1 实验目的 54
6.1.2 实验内容与要求 54
6.1.3 实验原理 58
6.1.4 实验预习 62
6.1.5 实验过程及结果分析 63
6.1.6 实验报告及思考题 63
6.1.7 扩展实验 63
6.2 微程序控制器实验 63
6.2.1 实验目的 63
6.2.2 实验要求 63
6.2.3 实验原理 64
6.2.4 实验预习 68
6.2.5 实验过程及结果分析 69
6.2.6 实验报告及思考题 69
第7章 存储部件实验 70
7.1 只读存储器ROM实验 70
7.1.1 实验目的 70
7.1.2 实验要求 70
7.1.3 实验原理 70
7.1.4 实验预习 71
7.1.5 实验过程及结果分析 71
7.1.6 实验报告及思考题 75
7.2 随机存取存储器RAM实验 75
7.2.1 实验目的 75
7.2.2 实验要求 76
7.2.3 实验原理 76
7.2.4 实验预习 76
7.2.5 实验过程及结果分析 77
7.2.6 实验报告及思考题 77
7.3 FIFO定制与读/写实验 77
7.3.1 实验目的 77
7.3.2 实验要求 77
7.3.3 实验原理 77
7.3.4 实验预习 78
7.3.5 实验过程 78
7.3.6 实验报告及思考题 78
第8章 基本CPU设计 79
8.1 模型机的基本框架 79
8.2 CPU的设计规范 81
8.2.1 CPU设计步骤 81
8.2.2 指令系统设计 82
8.2.3 确定总体结构 84
8.2.4 设计状态转换图 85
8.2.5 形成控制逻辑及完成各部件连接 85
8.3 16位单周期CPU设计 85
8.3.1 指令系统设计 85
8.3.2 确定总体结构 86
8.3.3 形成控制逻辑 91
8.4 16位变长指令集的多周期CPU设计 97
8.4.1 指令系统设计 97
8.4.2 构建数据通路 98
8.4.3 设计状态转换图 107
8.4.4 形式控制逻辑 116
8.4.5 完成各部件的连接 117
8.5 精简指令集的多周期CPU设计 117
8.5.1 指令系统设计 117
8.5.2 数据通路设计 118
8.5.3 设计状态转换图 120
8.5.4 形成控制逻辑并完成部件连接 124
8.6 CPU的测试及应用程序编写 124
8.6.1 CPU的时序仿真与实现 124
8.6.2 应用程序设计 124
8.7 16位CPU的设计与实现实验 124
8.7.1 实验目的 124
8.7.2 实验要求 125
8.7.3 实验原理 125
8.7.4 实验预习 125
8.7.5 实验过程 125
8.7.6 实验报告及思考题 125
第9章 流水线CPU的设计 126
9.1 经典的5段流水线 126
9.2 相关 128
9.2.1 数据相关 128
9.2.2 名相关 128
9.2.3 控制相关 129
9.3 流水线冲突 129
9.3.1 结构冲突 129
9.3.2 数据冲突 132
9.3.3 控制冲突 137
9.4 流水线的实现 141
9.4.1 基本数据通路 141
9.4.2 改进的数据通路 144
9.4.3 指令流程和微命令序列 160
9.4.4 形成控制逻辑 161
9.4.5 完成各部件的连接 161
附录A 实验用芯片逻辑图与真值表 164
附录B VHDL入门与典型程序 170
附录C Quartus Ⅱ安装及使用指南 209
参考文献 230