第1章 数字逻辑基础 1
1.1 数制 2
1.1.1 十进制数 2
1.1.2 二进制数 2
1.1.3 八进制数和十六进制数 3
1.1.4 数制间的转换 4
1.2 常用编码 7
1.2.1 十进制编码 7
1.2.2 循环码 8
1.2.3 ASCII码 9
1.2.4 奇偶校验码 10
1.3 二进制数的运算 11
1.3.1 二进制数的表示方法 11
1.3.2 二进制数的加法及减法运算 14
1.4 逻辑代数基础 15
1.4.1 逻辑变量和逻辑函数 15
1.4.2 基本逻辑运算及基本逻辑门 16
1.4.3 逻辑代数的基本公式和常用公式 20
1.4.4 逻辑函数的表示方法 23
1.4.5 逻辑函数的化简方法 32
本章小结 40
习题 41
第2章 逻辑门电路 45
2.1 基本逻辑门电路 46
2.1.1 二极管的开关特性 46
2.1.2 二极管与门 47
2.1.3 二极管或门 47
2.1.4 三极管的开关特性 48
2.1.5 三极管非门电路 49
2.2 TTL逻辑门电路 50
2.2.1 TTL与非门的基本结构和工作原理 50
2.2.2 TTL与非门的电压传输特性及抗干扰能力 51
2.2.3 TTL与非门的输入特性、输出特性和带负载能力 52
2.2.4 TTL与非门的动态特性 56
2.2.5 TTL与非门的主要性能参数 57
2.2.6 其他类型的TTL门电路 59
2.2.7 TTL集成逻辑门电路系列简介 63
2.3 CMOS门电路 64
2.3.1 CMOS反相器 65
2.3.2 CMOS与非门 65
2.3.3 CMOS或非门 66
2.3.4 CMOS三态门 66
2.3.5 CMOS传输门 67
2.3.6 CMOS集成电路的各种系列 67
2.3.7 低电压CMOS系列 68
2.4.1 TTL电路与CMOS电路的接口 69
2.4.1 TTL电路驱动CMOS电路 69
2.4.2 CMOS电路驱动TTL电路 70
2.4.3 逻辑门多余输入端的处理 71
2.5 ECL电路 72
2.5.1 基本ECL门电路 74
2.5.2 ECL电路与其他门电路的接口 75
本章小结 76
习题 76
第3章 硬件描述语言VHDL基础 78
3.1 硬件描述语言概述 79
3.2 VHDL语言程序结构 79
3.2.1 实体说明 82
3.2.2 结构体 83
3.2.3 包集合、库及配置 90
3.3 VHDL常用语句 92
3.3.1 并行语句 92
3.3.2 顺序语句 101
3.4 VHDL语法基础 108
3.4.1 标识符和保留字 108
3.4.2 数据对象 109
3.4.3 数据类型 111
3.4.4 数据类型的转换 114
3.4.5 运算操作符 115
本章小结 117
习题 118
第4章 组合逻辑电路 119
4.1 组合逻辑电路特点 120
4.2 小规模集成电路构成的组合电路的分析与设计 120
4.2.1 分析方法 120
4.2.2 设计方法 122
4.3 编码器 124
4.3.1 二进制编码器 124
4.3.2 二进制优先编码器 125
4.3.3 二十进制优先编码器 128
4.4 译码器 129
4.4.1 二进制译码器 129
4.4.2 二-十进制译码器 132
4.4.3 半导体数码管和七段字形译码器 133
4.5 数据分配器与数据选择器 136
4.5.1 数据分配器 136
4.5.2 数据选择器 137
4.6 数值比较电路 141
4.7 算术运算电路 142
4.7.1 二进制加法运算 142
4.7.2 二进制减法运算 145
4.7.3 二进制乘法运算 146
4.7.4 算术逻辑单元 147
4.8 奇偶校验电路 150
4.8.1 奇偶校验的基本原理 150
4.8.2 中规模集成奇偶发生器／校验器 152
4.9 中规模集成电路构成的组合电路的分析与设计 153
4.9.1 中规模集成电路构成的组合电路的分析 153
4.9.2 中规模集成电路构成的组合电路的设计 155
4.10 组合逻辑电路的竞争-冒险 158
4.10.1 竞争-冒险的产生 158
4.10.2 竞争-冒险的判断 159
4.10.3 竞争-冒险的消除 159
本章小结 160
习题 160
第5章 触发器 165
5.1 基本触发器 166
5.1.1 基本RS触发器 166
5.1.2 RS触发器 168
5.1.3 D触发器 173
5.1.4 JK触发器 175
5.1.5 不同结构触发器性能比较 178
5.2 触发器逻辑功能描述及相互转换 182
5.2.1 触发器逻辑功能的描述方法 182
5.2.2 触发器逻辑功能相互转换 186
5.3 集成触发器 187
5.3.1 TTL集成触发器 187
5.3.2 CMOS集成触发器 189
本章小结 193
习题 194
第6章 时序逻辑电路 200
6.1 时序逻辑电路的特点和表示方法 201
6.1.1 时序逻辑电路的特点 201
6.1.2 时序逻辑电路的表示方法 202
6.2 基于触发器的时序逻辑电路的分析 202
6.3 基于触发器的时序逻辑电路的设计 206
6.4 寄存器 213
6.4.1 D触发器构成的寄存器 213
6.4.2 D锁存器构成的寄存器 214
6.4.3 移位寄存器 216
6.5 计数器 222
6.5.1 计数器分类 223
6.5.2 同步集成计数器 224
6.5.3 异步集成计数器 230
6.5.4 用中规模集成计数器构成任意进制计数器 231
6.5.5 移位寄存器型计数器 237
6.6 顺序脉冲发生器 239
6.7 基于MSI时序逻辑电路的分析与设计 241
6.7.1 时序逻辑电路的分析 241
6.7.2 时序逻辑电路的设计 243
本章小结 246
习题 246
第7章 半导体存储器 251
7.1 概述 252
7.1.1 半导体存储器分类 252
7.1.2 半导体存储器技术指标 252
7.2 只读存储器 253
7.2.1 掩模只读存储器 253
7.2.2 可编程只读存储器（PROM） 255
7.2.3 可擦可编程只读存储器（EPROM） 256
7.2.4 快闪存储器 260
7.3 随机存取存储器 261
7.3.1 静态随机存储器（SRAM） 261
7.3.2 动态随机存储器（DRAM） 265
7.4 存储器容量的扩展 267
7.4.1 位扩展 267
7.4.2 字扩展 267
本章小结 270
习题 271
第8章 可编程逻辑器件基础 274
8.1 可编程逻辑器件概述 275
8.1.1 PLD的分类 275
8.1.2 PLD的开发流程 276
8.1.3 PLD的逻辑表示 277
8.2 通用矩阵逻辑GAL 278
8.2.1 GAL的结构及其工作原理 278
8.2.2 GAL的编程 282
8.3 复杂可编程逻辑器件CPLD 282
8.3.1 Altera MAX7000系列CPLD简介 283
8.3.2 EPM7128S 284
8.4 现场可编程门矩阵FPGA 289
8.4.1 Altera公司的FLEX10K系列器件的技术性能简介 289
8.4.2 FLEX10K系列器件的内部结构 290
8.4.3 FLEX10K系列器件的配置模式 295
8.5 FPGA和CPLD的开发应用选择 299
本章小结 299
习题 300
第9章 数字系统设计基础 301
9.1 数字系统概述 302
9.1.1 数字系统的基本概念 302
9.1.2 数字系统设计的一般过程 302
9.2 十字路口交通灯控制系统设计 304
9.2.1 系统功能与使用要求 304
9.2.2 总体方案设计 304
9.2.3 基于逻辑部件的系统设计与实现 305
9.2.4 基于VHDL的系统设计与实现 309
9.3 8 位模型计算机设计 314
9.3.1 模型计算机系统功能 314
9.3.2 基于逻辑部件的系统设计 315
9.3.3 基于逻辑部件的模型计算机实现 320
9.3.4 基于VHDL的系统设计与实现 321
本章小结 331
习题 331
附录A 常用逻辑符号对照表 333
附录B 常用集成电路引脚图 335
参考文献 338