第1章 VHDL基本概念 1
数字系统建模 1
建模的域和级 3
建模语言 4
VHDL建模的概念 5
一个VHDL设计实例 13
VHDL设计流程 16
支持VHDL研发的软件工具 18
习题 18
第2章 VHDL语言学习基础 20
2.1书写规定与基本句法单元 20
书写规定 20
语句注释 20
标识符 21
保留字、类型字及专用字 22
数及表示法 23
字符、串、位串 24
2.2 VHDL语言的目标与分类 25
2.3标量数据类型 28
类型定义 28
标量类型 29
标量类型属性 33
2.4表达式与运算符 36
逻辑运算符 38
关系运算符 38
算术运算符 39
并置运算符 40
2.5复合数据类型 41
组 41
非限制性组 45
记录类型 47
2.6寻址类型 48
2.7文件类型 49
2.8用户自定义类型与子类型 50
2.9类型限定与转换 51
类型限定 51
类型转换 52
习题 53
第3章 顺序语句 55
变量赋值语句 55
信号赋值语句 56
wait语句 57
if语句 59
case语句 62
循环语句 64
exit语句 67
next语句 68
return语句 69
null语句 69
assert语句 70
report语句 71
过程调用语句 71
习题 72
第4章 VHDL的模型结构 73
4.1设计实体 73
实体说明 73
构造体 76
4.2构造体功能的行为描述 78
并行信号赋值语句 78
信号属性 84
进程语句 87
实体与无源进程 89
并行assert语句 90
4.3构造体功能的子结构描述 91
分块结构描述 92
子程序结构描述 95
元件结构描述 103
4.4配置 107
默认连接 107
配置指定 108
配置说明 110
直接例示 116
延迟连接与附加捆绑 118
4.5包集合与设计库 121
包集合说明 122
包集合体 124
设计库 125
库的使用 127
Altera公司的资源库 128
习题 130
第5章 说明的可见性 133
实体内部说明的可见性 133
实体外部说明的可见性 136
习题 138
第6章 决断信号 139
基本决断信号 139
判决函数 143
决断端口与决断信号参数 147
习题 151
第7章 假名 153
数据目标的假名 153
非数据项的假名 155
习题 158
第8章 生成语句 161
迭代生成语句 161
条件生成语句 165
生成语句的配置 167
习题 169
第9章 属性和组 171
预定义属性 171
说明项目属性 174
用户自定义属性 180
组 187
习题 188
第10章 寻址类型与链接数据结构 190
寻址类型 190
链接数据结构 194
习题 198
第11章 文件与模拟测试 199
文件类型与文件说明 199
预定义包集合textio 205
模拟测试 210
习题 213
第12章 信号延迟的描述 214
δ延迟的概念 214
传输延迟 215
惯性延迟及其阈值的作用 217
习题 220
第13章 进一步了解VHDL 222
被保护信号和不连接 222
延缓进程 224
共享变量 225
习题 229
第14章 VHDL描述风格 230
行为描述 230
结构描述 231
数据流描述 233
混合描述 234
习题 235
第15章 应用系统设计范例 237
滚动汉字LED显示器 237
数字直流电压表 245
习题 254
附录1 有关VHDL的标准 256
附录2 1987版、1993版和2001版VHDL语言的差别 261
附录3 VHDL标准包集合文件 266
附录4 Altera公司的MAX ＋ PLUS VHDL设计工具 307
附录5 PLD-1型可编程器件研发系统用户使用指南 325
附录6 编程与配置PLD器件的JTAG链电路 339
参考文献 341
索引 342