第1章 数字电路基础 1
引言 1
1．1 数字电路概述 1
1．1．1 模拟信号和数字信号 1
1．1．2 数字电路的特点 2
1．1．3 数字电路的发展与分类 3
1．1．4 数字电路的分析方法 4
1．2 计数制与编码 4
1．2．1 常用的计数制及其相互转换规律 4
1．2．2 编码 6
1．3 逻辑代数基础 7
1．3．1 逻辑代数的3种基本运算 7
1．3．2 逻辑代数的基本公式和常用公式 9
1．3．3 逻辑代数的基本规则 10
1．4 逻辑函数的建立及其表示方法 11
1．5 逻辑函数的化简 12
1．5．1 逻辑函数的最简形式 12
1．5．2 逻辑函数的公式化简法 12
1．5．3 用卡诺图化简逻辑函数 14
1．6 具有无关项逻辑函数的化简 18
习题1 19
第2章 集成逻辑门电路 21
引言 21
2．1 基本逻辑门电路 21
2．1．1 二极管与门及或门电路 21
2．1．2 非门电路（BJT反相器） 22
2．2 TTL逻辑门电路 23
2．2．1 TTL与非门的电路结构和工作原理 23
2．2．2 TTL与非门的技术参数 27
2．2．3 集电极开路门和三态门 32
2．3 射极耦合逻辑门电路（ECL门） 36
2．4 CMOS逻辑门电路 39
2．4．1 CMOS反相器 39
2．4．2 CMOS门电路 41
2．4．3 CMOS传输门和双向模拟开关 42
2．4．4 CMOS漏极开路门及三态门 43
2．5 BiCMOS门电路 45
2．5．1 BiCMOS反相器 45
2．5．2 BiCMOS逻辑门电路 45
2．6 逻辑门电路使用中的几个问题 46
2．6．1 正负逻辑问题 46
2．6．2 逻辑门电路多余输入端的处理措施 47
2．6．3 逻辑门电路应用举例 47
2．7 几种集成门电路的性能比较 48
习题2 49
第3章 组合逻辑电路 54
引言 54
3．1 组合逻辑电路概述 54
3．2 组合逻辑电路的分析 55
3．2．1 分析组合逻辑电路的一般步骤 55
3．2．2 几种常用的组合逻辑电路和器件 55
3．3 组合逻辑电路的设计 60
3．3．1 组合逻辑电路的设计概述 60
3．3．2 组合逻辑电路的设计方法 60
3．4 用小规模集成电路（SSI）实现组合逻辑电路的设计 61
3．4．1 设计组合逻辑电路的一般步骤 61
3．4．2 组合逻辑电路的设计举例 61
3．4．3 编码器的设计 63
3．4．4 译码器 66
3．4．5 数值比较器 75
3．5 组合逻辑电路中的竞争冒险 77
3．5．1 产生竞争冒险的原因 77
3．5．2 消除竞争冒险的方法 78
3．6 用MSI芯片设计其他的组合逻辑电路 79
3．6．1 用数据选择器实现组合逻辑功能 79
3．6．2 用译码器实现多种组合逻辑功能 82
3．6．3 用全加器实现多种组合逻辑功能 84
3．7 组合逻辑电路的综合应用实例 86
习题3 88
第4章 集成触发器 93
引言 93
4．1 触发器概述 93
4．2 基本RS触发器 93
4．2．1 用与非门构成的基本RS触发器 94
4．2．2 由或非门构成的基本RS触发器 96
4．2．3 集成基本RS触发器 96
4．3 时钟触发器 97
4．3．1 同步RS触发器 98
4．3．2 主从触发器 99
4．3．3 边沿触发器 104
4．4 T触发器和T′触发器 111
4．4．1 T触发器 111
4．4．2 T′触发器 111
习题4 112
第5章 时序逻辑电路 117
引言 117
5．1 时序逻辑电路概述 117
5．2 时序逻辑电路的分析方法 118
5．2．1 分析时序逻辑电路的一般步骤 118
5．2．2 寄存器和移位寄存器 119
5．2．3 计数器 124
5．3 时序逻辑电路的设计 140
5．3．1 时序逻辑电路的几种设计方法 140
5．3．2 一般同步时序逻辑电路的设计方法 141
5．4 MSI时序逻辑器件的应用 152
5．4．1 MSI计数器芯片的应用 152
5．4．2 MSI寄存器芯片的应用 159
习题5 164
第6章 半导体存储器和可编程逻辑器件 170
引言 170
6．1 半导体存储器 170
6．1．1 半导体存储器的特点 170
6．1．2 半导体存储器的分类 170
6．1．3 半导体存储器的主要技术指标 171
6．2 随机存取存储器（RAM） 171
6．2．1 RAM的结构 171
6．2．2 RAM的存储单元 174
6．3 只读存储器（ROM） 177
6．3．1 ROM的结构 177
6．3．2 掩模式只读存储器（固定ROM） 177
6．3．3 可编程只读存储器（PROM） 179
6．3．4 可擦除可编程只读存储器（EPROM） 180
6．4 存储器容量的扩展 185
6．5 可编程逻辑器件（PLD） 187
6．5．1 PLD概述 187
6．5．2 可编程阵列逻辑（PAL） 190
6．5．3 通用阵列逻辑（GAL） 193
6．5．4 复杂的可编程逻辑器件（CPLD） 198
6．5．5 现场可编程门阵列（FPGA） 204
6．5．6 在系统可编程逻辑器件（ISP-PLD） 210
6．5．7 可编程逻辑器件的开发技术简介 212
习题6 214
第7章 数模与模数转换器 215
引言 215
7．1 D／A转换器 215
7．1．1 D／A转换器及其主要参数 215
7．1．2 权电流型D／A转换器 217
7．1．3 倒T形电阻网络D／A转换器 217
7．1．4 模拟电子开关 219
7．2 A／D转换器 222
7．2．1 A/D转换的一般工作过程 222
7．2．2 并行比较型A／D转换器 224
7．2．3 逐次逼近型A／D转换器 225
7．2．4 双积分式A／D转换器 228
7．2．5 A／D转换器的主要技术指标 230
7．2．6集成A／D转换器及其应用 231
习题7 234
第8章 脉冲波形的产生与变换 236
引言 236
8．1 实际的矩形波及其参数 236
8．2 集成555定时器 237
8．2．1 集成555定时器简介 237
8．2．2 集成定时器CC7555的内部逻辑电路 237
8．2．3 CC7555的工作原理 238
8．3 用555定时器构成脉冲的产生与变换电路 239
8．3．1 555定时器构成施密特触发器 239
8．3．2 用555定时器构成单稳态触发器 241
8．3．3 用555定时器构成多谐振荡器 243
8．4 用门电路组成的脉冲信号电路和集成脉冲发生器 247
8．4．1 用TTL门电路组成的施密特触发器 247
8．4．2 TTL集成施密特触发门 248
8．4．3 用门电路组成的积分型单稳态触发器 249
8．4．4 集成单稳态触发器 251
8．4．5 石英晶体振荡器 253
8．5 脉冲信号产生与变换电路应用举例 255
习题8 258
附录 262
附录A 美国标准信息交换码（ASCII） 262
附录B 二进制数算术运算 262
B．1 二进制数加法 263
B．2 二进制数减法 263
B．3 二进制数乘法 263
B．4 二进制数除法 263
B．5 用带符号位的二进制数以实现减法运算 263
附录C TTL和CMOS逻辑门电路的技术参数 264
附录D 二进制逻辑单元图形符号简介（国家标准GB4728.12—1996） 265
D．1 二进制逻辑单元图形符号的组成 265
D．2 逻辑状态及其有关约定 267
附录E 国产半导体集成电路型号命名法（GB3430—1989） 269
E．1 型号的组成 269
E．2 示例 269
附录F 常用ADC和DAC芯片简介 270
附录G 电阻器型号、名称和标称系列 272
G．1 电阻器型号名称对照 272
G．2 电阻器（电位器）、电容器标称系列及其误差 272
部分习题答案 273
参考文献 277